數(shù)字電路實(shí)驗(yàn)

前言

　　電子信息科學(xué)與技術(shù)發(fā)展快、使用性強(qiáng)、應(yīng)用面廣，要求學(xué)生數(shù)理基礎(chǔ)好。我認(rèn)為，對(duì)于電子信息科學(xué)與技術(shù)專業(yè)的學(xué)生，大學(xué)課程與中學(xué)課程最大的區(qū)別是，不但要求學(xué)生在課堂教學(xué)中學(xué)習(xí)實(shí)際科學(xué)研究和工程要用的理論知識(shí)，而且要求學(xué)生通過實(shí)驗(yàn)真正掌握所要求掌握的理論知識(shí)和動(dòng)手技能，使學(xué)生畢業(yè)后能從事科學(xué)研究和工程設(shè)計(jì)。所以，實(shí)驗(yàn)教學(xué)是理論教學(xué)的深入和繼續(xù)，是培養(yǎng)學(xué)生自學(xué)能力、動(dòng)手能力和嚴(yán)謹(jǐn)?shù)目茖W(xué)態(tài)度的重要環(huán)節(jié)。　　在上述條件、需求和對(duì)實(shí)驗(yàn)教學(xué)的認(rèn)識(shí)的基礎(chǔ)上，從2002年起，電子電路實(shí)驗(yàn)室的教師和實(shí)驗(yàn)技術(shù)人員，在原《電子電路實(shí)驗(yàn)》的基礎(chǔ)上，減少基于中小規(guī)模標(biāo)準(zhǔn)數(shù)字集成電路的電路實(shí)驗(yàn)，增加了數(shù)字電路軟件仿真實(shí)驗(yàn)、基于可編程邏輯器件（CPLD）的實(shí)驗(yàn)、基于單片機(jī)的實(shí)驗(yàn)和數(shù)字電路專題實(shí)驗(yàn)。在此過程中，自行設(shè)計(jì)和制作了實(shí)驗(yàn)電路，不斷更新編寫相應(yīng)的實(shí)驗(yàn)教材《數(shù)字電路實(shí)驗(yàn)》?，F(xiàn)在讀者見到的教材《數(shù)字電路實(shí)驗(yàn)》大約在2006年前后成形，其后在使用中不斷地修正。

內(nèi)容概要

本教材可分為五部分：中小規(guī)模標(biāo)準(zhǔn)數(shù)字集成電路的電路、CPLD、單片機(jī)、數(shù)字電路專題實(shí)驗(yàn)和實(shí)驗(yàn)中使用較多的芯片資料。在中小規(guī)模標(biāo)準(zhǔn)數(shù)字集成電路的電路中，編者自行設(shè)計(jì)了使用EWB對(duì)74LS00內(nèi)部電路的仿真，以加深學(xué)生對(duì)集成數(shù)字芯片的電路特性方面的認(rèn)識(shí)。在基于HC4046的鎖相環(huán)電路設(shè)計(jì)中，要求學(xué)生根據(jù)芯片資料設(shè)計(jì)二階數(shù)字鎖相環(huán)路。在CPl。D應(yīng)用實(shí)驗(yàn)中，要求學(xué)生由簡(jiǎn)到繁學(xué)習(xí)Veril09語言。在實(shí)驗(yàn)電路板上，設(shè)計(jì)了沒有防抖動(dòng)電路的按鈕和有防抖動(dòng)電路的按鈕，讓學(xué)生體會(huì)實(shí)際電路中可能出現(xiàn)的問題。在單片機(jī)實(shí)驗(yàn)中，強(qiáng)調(diào)單片機(jī)電路與匯編語言關(guān)系。這三部分為課內(nèi)必做內(nèi)容。數(shù)字電路實(shí)驗(yàn)一般單獨(dú)設(shè)課，為每周4學(xué)時(shí)，一學(xué)期共68學(xué)時(shí)，計(jì)2個(gè)學(xué)分。數(shù)字電路專題實(shí)驗(yàn)為開放實(shí)驗(yàn)，專題實(shí)驗(yàn)給出題目和思路，沒有具體的辦法，前三部分的必做實(shí)驗(yàn)在知識(shí)上已為做專題實(shí)驗(yàn)做好了準(zhǔn)備。

書籍目錄

第一部分  基本數(shù)字集成電路實(shí)驗(yàn)  第1章  基本數(shù)字集成電路及其測(cè)量技術(shù)    1.1  器件的電氣參數(shù)測(cè)量      1.1.1  TTL和CMOS數(shù)字集成電路使用規(guī)則      1.1.2  集成門電路外特性的測(cè)試    1.2  組合電路及顯示電路      1.2.1  門電路      1.2.2  數(shù)碼顯示器件      1.2.3  MSI組合邏輯電路      1.2.4  用PLD器件設(shè)計(jì)組合電路    1.3  時(shí)序電路      1.3.1  觸發(fā)器      1.3.H  MSI計(jì)數(shù)器      1.3.3  MSI移位寄存器      1.3.4  用PLD設(shè)計(jì)時(shí)序電路    1.4  時(shí)鐘產(chǎn)生電路和定時(shí)電路      1.4.1  555定時(shí)器      1.4.2  集成式施密特觸發(fā)器      1.4.3  多諧振蕩器      1.4.4  數(shù)字鎖相環(huán)      1.4.5  單穩(wěn)態(tài)觸發(fā)器    1.5  模/數(shù)、數(shù)/模轉(zhuǎn)換及應(yīng)用      1.5.1  集成模/數(shù)轉(zhuǎn)換器      1.5.2  集成數(shù)/模轉(zhuǎn)換器    1.6  半導(dǎo)體存儲(chǔ)器      1.6.1  存儲(chǔ)器的分類      1.6.2  半導(dǎo)體存儲(chǔ)器的技術(shù)指標(biāo)    1.7  數(shù)字電路的測(cè)量信號(hào)      1.7.1  二進(jìn)制測(cè)量信號(hào)      1.7.2  數(shù)字電路同步波形的測(cè)量      1.7.3  黑盒子電路的測(cè)量    1.8  實(shí)驗(yàn)基本技能      1.8.1  實(shí)驗(yàn)手段      1.8.2  實(shí)驗(yàn)中應(yīng)用較廣的幾種數(shù)字邏輯電路      1.8.3  實(shí)驗(yàn)中應(yīng)注意的問題    1.9  數(shù)字電路常見故障的分析與排除      1.9.1  數(shù)字電路常見故障      1.9.2  檢查電路的一般方法  第2章  EWB軟件的應(yīng)用    2.1  電路仿真工具EWB簡(jiǎn)介      2.1.1  EWB的特點(diǎn)      2.1.2  EWB的結(jié)構(gòu)和界面    2.2  數(shù)字電路仿真的基本步驟和注意事項(xiàng)      2.2.1  電路輸入      2.2.2  激勵(lì)源的加入      2.2.3  顯示、測(cè)試與輸出單元的使用      2.2.4  運(yùn)行仿真  第3章  基本實(shí)驗(yàn)    3.1  實(shí)驗(yàn)要求      3.1.1  概述      3.1.2  實(shí)驗(yàn)報(bào)告的撰寫    3.2  實(shí)驗(yàn)板      3.2.1  面包板與實(shí)驗(yàn)板      3.2.2  電路安裝      3.2.3  布線原則      3.2.4  故障排除      實(shí)驗(yàn)0  數(shù)字電路常用儀表使用      實(shí)驗(yàn)1  集成電路外特性測(cè)量(仿真)      實(shí)驗(yàn)2  集成電路外特性測(cè)量      實(shí)驗(yàn)3  組合邏輯電路實(shí)驗(yàn)      實(shí)驗(yàn)4  比較器的研究      實(shí)驗(yàn)5  集成計(jì)數(shù)器74LS90的測(cè)試及分頻      實(shí)驗(yàn)6  計(jì)數(shù)、譯碼、顯示電路      實(shí)驗(yàn)7  可預(yù)置的CC4526減計(jì)數(shù)器的應(yīng)用      實(shí)驗(yàn)8  集成門組成多諧振蕩器      實(shí)驗(yàn)9  集成定時(shí)器555的研究      實(shí)驗(yàn)10  集成雙單穩(wěn)CD4528的應(yīng)用      實(shí)驗(yàn)11  鎖相環(huán)倍頻器      實(shí)驗(yàn)12  搶答電路實(shí)驗(yàn)      實(shí)驗(yàn)13  數(shù)字式脈沖占空系數(shù)測(cè)定儀第二部分  可編程邏輯器件實(shí)驗(yàn)  第4章  可編程邏輯器件    4.1  XC9500系列器件      4.1.1  Xilinx系列器件簡(jiǎn)介      4.1.2  XC9500系列CPLD器件的主要特點(diǎn)      4.1.3  XC9500系列器件的結(jié)構(gòu)  第5章  Verilog HDL簡(jiǎn)介    5.1  引言    5.2  Verilog HDL的基本結(jié)構(gòu)      5.2.1  簡(jiǎn)單的Verilog HDL例子      5.2.2  Verilog HDL模塊的結(jié)構(gòu)      5.2.3  邏輯功能定義    5.3  數(shù)據(jù)類型及常量、變量      5.3.1  常量      5.3.2  變量    5.4  運(yùn)算符及表達(dá)式      5.4.1  算術(shù)運(yùn)算符(Arithmetic opcrators)      5.4.2  邏輯運(yùn)算符(Logical operatprs)      5.4.3  位運(yùn)算符(Bitwise operatprs)      5.4.4  關(guān)系運(yùn)算符(Relational operatprs)      5.4.5  等式運(yùn)算符(Equality operatprs)      5.4.6  縮減運(yùn)算符(Recluction operatprs)      5.4.7  移位運(yùn)算符(Shift operatprs)      5.4.8  條件運(yùn)算符(Conditional operatprs)      5.4.9  位拼接運(yùn)算符(Concatenation operatprs)      5.4.10  運(yùn)算符的優(yōu)先級(jí)    5.5  語句    5.6  賦值語句      5.6.1  常用的賦值語句      5.6.2  阻塞賦值和非阻塞賦值的區(qū)別    5.7  條件語句      5.7.1  if-else語句      5.7.2  case語句      5.7.3  使用條件語句的注意事項(xiàng)    5.8  循環(huán)語句      5.8.1  for語句      5.8.2  repeat語句      5.8.3  While和forever語句    5.9  結(jié)構(gòu)說明語句      5.9.1  always塊語句      5.9.2  initial語句      5.6.3  task和{unti.n語句    5.10  編譯預(yù)處理語句      5.10.1  define語句      5.10.2  include語句      5.10.3  timescale語句    5.11  語句的順序執(zhí)行與并行執(zhí)行    5.12  不同抽象級(jí)別的Verilog HDL模型      5.12.1  Vorilog HDL門級(jí)描述      5.12.2  Vorilog HDL的行為級(jí)描述  第6章  Xilinx ISE軟件系統(tǒng)及應(yīng)用    6.1  概述    6.2  設(shè)計(jì)流程      6.2.1  設(shè)計(jì)輸入階段      6.2.2  實(shí)現(xiàn)階段      6.2.3  調(diào)試和仿真      6.2.4  設(shè)計(jì)完成和下載    6.3  軟件的使用      6.3.1  設(shè)計(jì)輸入      6.3.2  仿真行為模型(ModelSim)      6.3.3  設(shè)計(jì)輸入(ESC)      6.3.4  引腳編輯器(PACE)      6.3.5  編程與配置工具(iMPACT)      6.3.6  有限狀態(tài)機(jī)設(shè)計(jì)(StateCAD)  第7章  基本實(shí)驗(yàn)    7.1  Xilinx實(shí)驗(yàn)電路      7.1.1  硬件結(jié)構(gòu)      7.1.2  主要器件      7.1.3  I/O口分配圖      實(shí)驗(yàn)1  CPLD中組合邏輯電路的實(shí)現(xiàn)      實(shí)驗(yàn)2  CPLD中時(shí)序電路的實(shí)現(xiàn)      實(shí)驗(yàn)3  CPLD中搶答器電路的實(shí)現(xiàn)      實(shí)驗(yàn)4  三層電梯控制器      實(shí)驗(yàn)5  交通燈控制器      實(shí)驗(yàn)6  乒乓游戲機(jī)      實(shí)驗(yàn)7  數(shù)字鎖      實(shí)驗(yàn)8  數(shù)字鐘第三部分  單片機(jī)實(shí)驗(yàn)  第8章  單片機(jī)    8.1  概述    8.2  MC5-51單片機(jī)結(jié)構(gòu)    8.3  MC5-51單片機(jī)引腳    8.4  MC5-51單片機(jī)吋序    8.5  MC5-51單片機(jī)I/O口    8.6  MC5-51單片機(jī)存儲(chǔ)器結(jié)構(gòu)    8.7  MC5-51定時(shí)/計(jì)數(shù)器    8.8  MC5-51的中斷系統(tǒng)    8.9  MC5-51指令系統(tǒng)      8.9.1  MC5-51尋址方式      8.9.2  數(shù)據(jù)傳送指令      8.9.3  算術(shù)運(yùn)算指令      8.9.4  邏輯運(yùn)算及移位指令      8.9.5  轉(zhuǎn)移指令      8.9.6  布爾指令    8.10  匯編語言設(shè)計(jì)      8.10.1  MC5-51偽指令      8.10.2  匯編語言程序的格式  第9章  單片機(jī)開發(fā)工具軟件的使用    9.1  Keil-C51的使用    9.2  SUPERPRO 280U編程器的使用      9.2.1  應(yīng)用軟件的用戶界面      9.2.2  燒錄器件的步驟  第10章 基本實(shí)驗(yàn)    實(shí)驗(yàn)1  單片機(jī)按鍵程序設(shè)計(jì)    實(shí)驗(yàn)2  LED數(shù)碼管動(dòng)態(tài)顯示實(shí)驗(yàn)    實(shí)驗(yàn)3  模數(shù)轉(zhuǎn)換實(shí)驗(yàn)    實(shí)驗(yàn)4  用DAC0832產(chǎn)生正弦波第四部分  綜合實(shí)驗(yàn)  第11章  數(shù)字系統(tǒng)與開放實(shí)驗(yàn)    實(shí)驗(yàn)1  混響器設(shè)計(jì)    實(shí)驗(yàn)2  簡(jiǎn)易數(shù)字頻率計(jì)    實(shí)驗(yàn)3  簡(jiǎn)易數(shù)字存儲(chǔ)示波器    實(shí)驗(yàn)4  簡(jiǎn)易邏輯分析儀第五部分  附錄  74LS00器件手冊(cè)  74LS90器件手冊(cè)其他部分常用集成器件簡(jiǎn)介參考資料

章節(jié)摘錄

　　第3章 基本實(shí)驗(yàn)　　3.1 實(shí)驗(yàn)要求　　3.1.1 概述　　基本實(shí)驗(yàn)的目的是：進(jìn)一步鞏固“數(shù)字電路與邏輯設(shè)計(jì)”課的基本理論，能靈活應(yīng)用所學(xué)知識(shí)設(shè)計(jì)一些實(shí)用電路，分析和處理實(shí)驗(yàn)中遇到的一些問題；熟悉常用數(shù)字儀表的基本原理和使用方法；對(duì)數(shù)字電路的現(xiàn)代化EDA設(shè)計(jì)方法有初步了解，用EDA設(shè)計(jì)方法改進(jìn)用中小規(guī)模集成電路器件構(gòu)造數(shù)字電路的傳統(tǒng)方法，以大規(guī)模集成電路（PLD器件）的應(yīng)用實(shí)驗(yàn)為中心，學(xué)習(xí)新技術(shù)，掌握新技能，接受新思想，以拓寬知識(shí)面；實(shí)驗(yàn)注重培養(yǎng)觀察問題和分析問題的能力，注重培養(yǎng)創(chuàng)新精神。　　實(shí)驗(yàn)方法采用虛擬實(shí)驗(yàn)和硬件實(shí)際實(shí)驗(yàn)相結(jié)合的方式進(jìn)行。提倡實(shí)驗(yàn)預(yù)習(xí)虛擬化，即用計(jì)算機(jī)EDA軟件完成實(shí)驗(yàn)預(yù)習(xí)?！　檫m應(yīng)不同專業(yè)的教學(xué)要求，從不同程度和不同興趣學(xué)生的需要出發(fā)，在實(shí)驗(yàn)內(nèi)容的安排上，采用系列實(shí)驗(yàn)的方式。教師可根據(jù)學(xué)生的不同專業(yè)，指定必做實(shí)驗(yàn)內(nèi)容；鼓勵(lì)學(xué)生根據(jù)自己的興趣和可能做一些選修實(shí)驗(yàn)，以便因材施教；同時(shí)應(yīng)當(dāng)容許學(xué)生白選符合實(shí)驗(yàn)大綱的課題?！　≡趯?shí)驗(yàn)內(nèi)容的選擇上，強(qiáng)調(diào)數(shù)字電路基礎(chǔ)性技術(shù)課題，適當(dāng)安排一些研究性課題，同時(shí)也安排一些小型綜合實(shí)驗(yàn)，以提高綜合運(yùn)用理論知識(shí)分析和處理設(shè)計(jì)中所遇到的問題的能力。實(shí)驗(yàn)課題的選擇應(yīng)盡可能避免多個(gè)班級(jí)選取同一課題的現(xiàn)象。若實(shí)驗(yàn)課題量不能滿足要求，應(yīng)注意及時(shí)增補(bǔ)，特別注意增補(bǔ)實(shí)際應(yīng)用課題?！　?.1.2 實(shí)驗(yàn)報(bào)告的撰寫　　實(shí)驗(yàn)需要撰寫實(shí)驗(yàn)報(bào)告，這不僅是形式上的需要，而且是一項(xiàng)重要的基本功的訓(xùn)練。撰寫實(shí)驗(yàn)報(bào)告是總結(jié)、回顧實(shí)驗(yàn)結(jié)果，加深對(duì)基本理論的認(rèn)識(shí)和理解，從而可以進(jìn)一步擴(kuò)大視野的重要途徑。實(shí)驗(yàn)報(bào)告要求能完整而真實(shí)地反映實(shí)驗(yàn)結(jié)果。撰寫實(shí)驗(yàn)報(bào)告要遵守一定的規(guī)范和要求，即實(shí)驗(yàn)報(bào)告要書寫工整、語句通順、數(shù)據(jù)準(zhǔn)確、圖表清晰，并能從實(shí)驗(yàn)過程的觀測(cè)中找出問題進(jìn)行分析和討論，發(fā)表自己的見解。

圖書封面

圖書標(biāo)簽Tags

無

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字電路實(shí)驗(yàn) PDF格式下載

---