低功耗處理器及片上系統(tǒng)設(shè)計

內(nèi)容概要

本書著重敘述低功耗電路設(shè)計，第1部分概述低功耗電子技術(shù)和深亞微米下體硅SOI技術(shù)的進展、CMOS納米技術(shù)中的漏電流及光互連技術(shù)等；第2部分闡述深亞微米設(shè)計模型、低功耗標(biāo)準(zhǔn)單元、低功耗超高速動態(tài)邏輯與運算電路，以及在結(jié)構(gòu)、電路、器件的各個層面上的低功耗設(shè)計技術(shù)；第3部分主要針對CAD設(shè)計工具及低功耗設(shè)計流程進行闡述。本書的內(nèi)容來自低功耗集成電路設(shè)計領(lǐng)域三十多位國際知名學(xué)者和專家的具體實踐，包括學(xué)術(shù)界與工業(yè)界多年來的研究設(shè)計成果與經(jīng)驗，所介紹的技術(shù)可以直接應(yīng)用于產(chǎn)品設(shè)計。
本書可以作為微電子、電子科學(xué)與技術(shù)、集成電路等領(lǐng)域的研發(fā)、設(shè)計人員及工科院校相關(guān)專業(yè)師生的實用參考資料。

作者簡介

〔瑞士〕Christian Piguet

書籍目錄

第1部分 概述第1章 功率和工藝最小化技術(shù)1.1 介紹1.2 集成電路功耗1.3 工藝選擇和基本原理1.4 通過襯底反偏控制泄漏電流1.5 系統(tǒng)級性能1.6 工藝、電壓和溫度變化1.7 電路和微體系結(jié)構(gòu)的變化影響1.8 自適應(yīng)技術(shù)與變化耐受性1.9 動態(tài)電壓縮放1.10 結(jié)論參考文獻第2章 低功率數(shù)字信號處理器2.1 介紹2.2 驅(qū)動程度中的應(yīng)用2.3 計算密集型功能和DSP方案2.4 DSP作為SoC的一部分2.5 結(jié)論與未來趨勢2.6 致謝參考文獻第3章 高能效可重構(gòu)處理器3.1 引言3.2 可重構(gòu)結(jié)構(gòu)的能效3.3 DART結(jié)構(gòu)3.4 確認結(jié)果3.5 結(jié)論3.6 感謝參考文獻第4章 Macgic,一種可重配置的低功耗數(shù)字信號處理器4.1 概述4.2 Macgic DSP架構(gòu)4.3 Macgic DSP重配置機制4.4 性能結(jié)果4.5 總結(jié)參考文獻第5章 低功耗異步處理器5.1 概述5.2 異步電路的低功耗技術(shù)5.3 低功耗設(shè)計方法5.4 異步處理器:簡介5.5 系統(tǒng)級低功耗技術(shù)5.6 總結(jié)參考文獻第6章 通訊用低功耗基帶處理器6.1 概述6.2 基帶DSP數(shù)字處理器(DBBP)6.3 低功耗無線基帶DSP處理器設(shè)計6.4 案例研究一:可變數(shù)據(jù)長度和計算精度6.5 案例研究二:塊交織器的硬件結(jié)構(gòu)6.6 總結(jié)參考文獻第7章 降低SRAM的待機功耗7.1 概述7.2 降低泄漏7.3 噪聲裕度和速度要求7.4 局部切換源-襯底偏置7.5 結(jié)果7.6 結(jié)論參考文獻第8章 低功耗高速緩存設(shè)計8.1 概述8.2 高速緩存結(jié)構(gòu)8.3 影響高速緩存功耗的因素8.4 低功耗技術(shù)8.5 總結(jié)8.6 致謝參考文獻第9章 低功耗嵌入式系統(tǒng)的存儲器結(jié)構(gòu)9.1 概述9.2 存儲器分區(qū)9.3 存儲器傳輸優(yōu)化9.4 總結(jié)參考文獻第2部分 低功耗電路第10章 片上系統(tǒng)設(shè)計中功耗和性能的折中10.1 概述10.2 硬件強度10.3 架構(gòu)復(fù)雜度10.4 能量-效率準(zhǔn)則10.5 其他能量-性能準(zhǔn)則10.6 例子:增加一個執(zhí)行旁路10.7 結(jié)論10.8 致謝參考文獻第11章 具有功率監(jiān)控操作系統(tǒng)級的低功耗SoC11.1 概述11.2 相關(guān)工作11.3 準(zhǔn)備:SoC架構(gòu)的產(chǎn)生11.4 特定應(yīng)用操作系統(tǒng)的自動產(chǎn)生11.5 實驗11.6 結(jié)論參考文獻第12章 SoC的低功耗數(shù)據(jù)存儲和通信12.1 概述12.2 相關(guān)工作12.3 軟件控制存儲器的層級優(yōu)化12.4 MHLA的案例研究12.5 軟件控制高速緩存缺失優(yōu)化12.6 結(jié)論參考文獻第13章 片上網(wǎng)絡(luò):SoC互連的高能效設(shè)計13.1 概述13.2 微網(wǎng)絡(luò):架構(gòu)和協(xié)議13.3 高能效微網(wǎng)絡(luò)設(shè)計13.4 結(jié)論參考文獻第14章 應(yīng)用于無線傳感器網(wǎng)絡(luò)的高集成度超低功耗RF收發(fā)機14.1 概述14.2 低功耗無線電中的FR MEMS14.3 Ad Hoc(點對點)無線傳感器網(wǎng)絡(luò)接收機14.4 Ad Hoc無線傳感網(wǎng)絡(luò)發(fā)射機14.5 低功耗電路設(shè)計技術(shù)14.6 系統(tǒng)集成14.7 結(jié)論14.8 致謝參考文獻第15章 移動自組網(wǎng)的高能效按需路由協(xié)議15.1 概述15.2 MANET路由協(xié)議15.3 低功耗路由協(xié)議15.4 高能效源路由15.5 壽命預(yù)測路由15.6 源路由算法的定量評價15.7 結(jié)論參考文獻第16章 建模計算、傳感和驅(qū)動表層16.1 概述16.2 膠體計算16.3 應(yīng)用程序劃分16.4 通信體系結(jié)構(gòu)和失效管理16.5 仿真基礎(chǔ)16.6 總結(jié)16.7 致謝參考文獻第3部分 低功耗設(shè)計的CAD工具第17章 低功日耗軟件技術(shù)17.1 概述17.2 預(yù)測平均功率的軟件模型17.3 預(yù)測瞬時功率的指令級模型17.4 瞬時功率預(yù)測的新興應(yīng)用:安全性17.5 致謝參考文獻第18章 低功耗/能耗編譯器優(yōu)化18.1 概述18.2 為什么是編譯器18.3 功率-能量-性能18.4 優(yōu)化列表18.5 未來有關(guān)功率/能量的編譯器研究18.6 致謝參考文獻第19章 利用可重定目標(biāo)工具流程的低功耗處理器內(nèi)核設(shè)計19.1 概述19.2 設(shè)計高效率專用處理器的可重定目標(biāo)工具流19.3 低功耗處理器架構(gòu)設(shè)計19.4 一款應(yīng)用于音頻譯碼的超低功耗DSP19.5 結(jié)論19.6 致謝參考文獻第20章 系統(tǒng)設(shè)計階段低功耗設(shè)計與功能同步驗證自動化的最新進展20.1 概述20.2 用于低功耗的先進回路變換20.3 在Intel IXP1200上開發(fā)任務(wù)級和數(shù)據(jù)級并行20.4 利用SSDE的先進功能共同驗證參考文獻

編輯推薦

　　《低功耗處理器及片上系統(tǒng)設(shè)計》可以作為微電子、電子科學(xué)與技術(shù)、集成電路等領(lǐng)域的研發(fā)、設(shè)計人員及工科院校相關(guān)專業(yè)師生的實用參考資料。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    低功耗處理器及片上系統(tǒng)設(shè)計 PDF格式下載

---