VHDL語言與FPGA設計

內(nèi)容概要

本書以Protel DXP為開發(fā)平臺，詳細介紹了VHDL語言的語法基礎、組合邏輯電路設計、譯碼器設計時、序邏輯電路設計、狀態(tài)機設計、CPU及外圍器件設計，以及在Protel DXP環(huán)境下如何進行基于原理圖的FPGA設計、基于VHDL語言的FPGA設計、原理圖與VHDL的混合設計，并結(jié)合實例講述了如何在Protel DXP環(huán)境下實現(xiàn)測試平臺程序設計、設計仿真與調(diào)試、邏輯綜合等內(nèi)容。
    本書可作為大中專院校電子類、計算機類、自動化學、機電技術(shù)類專業(yè)的教材或教學參考書，也可供數(shù)字電路設計人員、大規(guī)模專用集成電路設計人員參考。

書籍目錄

前言第1章 概述 1.1 PLD、CPLD及FPGA 1.2 CPLD/EPGA結(jié)構(gòu)與原理 1.3 數(shù)字系統(tǒng)的設計方法 1.4 PLD系統(tǒng)設計方式 1.5 硬件描述語言 1.6 可編程邏輯器件的最新發(fā)展趨勢 1.7 思考與練習第2章 認識Protel DXP 2.1 Protel DXP的系統(tǒng)需求 2.2 初識Protel DXP 2.3 面板的操控 2.4 工具欄的擺放 2.5 關(guān)閉文檔及編輯窗口 2.6 思考與練習第3章 基于原理圖的FPGA設計第4章 VHDL語言程序結(jié)構(gòu)第5章 對象、數(shù)據(jù)類型及運算符第6章 標準邏輯的使用第7章 并發(fā)語句第8章 順序語句第9章 對象的屬性描述第10章 配置第11章 測試平臺的描述第12章 VHDL與原理圖的混合設計第13章 組合邏輯電路的VHDL設計第14章 時序邏輯電路設計第15章 有限狀態(tài)機（FSMs）第16章 CPU及外圍器件設計參考文獻

圖書封面

評論、評分、閱讀與下載

---

    VHDL語言與FPGA設計 PDF格式下載

---