FPGA/CPLD系統(tǒng)設(shè)計(jì)與應(yīng)用開發(fā)

內(nèi)容概要

　　《FPGA/CPLD系統(tǒng)設(shè)計(jì)與應(yīng)用開發(fā)》共分4章。第1章是緒論；第2章講述FPGA/CPLD的開發(fā)工具，主要是MAX+plusII和Quartus的使用方法；第3章講述硬件描述語言，主要講述VHDL的使用方法；第4章講解FPGA/CPLD系統(tǒng)設(shè)計(jì)方法、FPGA/CPLD系統(tǒng)設(shè)計(jì)綜合舉例。書中通過實(shí)際設(shè)計(jì)舉例使讀者逐步學(xué)會開發(fā)軟件的使用方法和逐步掌握使用VHDL的設(shè)計(jì)方法。綜合型例題中注重講述設(shè)計(jì)原理和思路，并對波形仿真圖的結(jié)果加以較詳細(xì)的解釋和說明。內(nèi)容的編排循序漸進(jìn)?！　　禙PGA/CPLD系統(tǒng)設(shè)計(jì)與應(yīng)用開發(fā)》為高等學(xué)校電子信息類專業(yè)相關(guān)課程的教材，也可以供從事電子技術(shù)開發(fā)工作的工程技術(shù)人員、非電子信息類相關(guān)課程的教師和學(xué)生參考。

書籍目錄

第1章  緒論 1.1  簡介 1.2  FPGA/CPLD開發(fā)平臺 1.3  FPGA/CPLD開發(fā)流程 1.4  硬件描述語言（HDL） 第2章  FPGA/CPLD的開發(fā)工具 2.1  MAX+plus II開發(fā)工具 2.1.1  MAX+plus II的特點(diǎn) 2.1.2  MAX+plus II的安裝 2.2  MAX+plus II的使用方法 2.2.1  MAX+plus II的設(shè)計(jì)流程 2.2.2  MAX+plus II的原理圖輸入設(shè)計(jì)法 2.2.3  MAX+plus II的硬件描述語言輸入設(shè)計(jì)法 2.2.4  MAX+plus II中可調(diào)參數(shù)器件庫的使用方法 2.2.5  MAX+plus II中的仿真和分析方法 2.3  Quartus II開發(fā)工具 2.3.1  Quartus II概述 2.3.2  Quartus II的界面概況 2.3.3  Quartus II設(shè)計(jì)流程 2.3.4  Quartus II的原理圖輸入設(shè)計(jì)法 第3章  VHDL硬件描述語言 3.1  VHDL的特點(diǎn)和基本語法 3.1.1  VHDL的特點(diǎn) 3.1.2  VHDL的基本語法 3.2  VHDL的結(jié)構(gòu) 3.2.1  庫和程序包 3.2.2  實(shí)體 3.2.3  結(jié)構(gòu)體 3.3  VHDL中的常用語句 3.3.1  結(jié)構(gòu)體中的并行語句 3.3.2  進(jìn)程中的順序語句 3.3.3  結(jié)構(gòu)體中元件定義語句和元件例化語句 3.3.4  結(jié)構(gòu)體中的生成語句 3.3.5  結(jié)構(gòu)體中的塊語句 3.3.6  結(jié)構(gòu)體中的子程序 3.3.7  結(jié)構(gòu)體中的狀態(tài)機(jī)設(shè)計(jì)技術(shù) 第4章  FPGA/CPLD系統(tǒng)設(shè)計(jì) 4.1  FPGA/CPLD系統(tǒng)設(shè)計(jì)的方法 4.2  數(shù)字跑表的設(shè)計(jì) 4.2.1  數(shù)字跑表系統(tǒng)模塊圖的設(shè)計(jì) 4.2.2 “分頻模塊”的設(shè)計(jì) 4.2.3 “計(jì)時(shí)模塊”的設(shè)計(jì) 4.2.4 “控制模塊”的設(shè)計(jì) 4.2.5 “顯示模塊”的設(shè)計(jì) 4.2.6  綜合設(shè)計(jì) 4.3  自動郵票售票機(jī)設(shè)計(jì) 4.3.1  自動郵票售票系統(tǒng)總體模塊圖的設(shè)計(jì) 4.3.2 “票價(jià)設(shè)定模塊”的設(shè)計(jì) 4.3.3 “郵票類型選擇模塊”的設(shè)計(jì) 4.3.4 “點(diǎn)陣票型顯示模塊”的設(shè)計(jì) 4.3.5 “票價(jià)類型選擇與票價(jià)設(shè)定模塊”的設(shè)計(jì) 4.3.6 “郵票數(shù)量設(shè)定模塊”的設(shè)計(jì) 4.3.7 “郵票購買模塊”的設(shè)計(jì) 4.3.8 “數(shù)據(jù)轉(zhuǎn)換模塊”的設(shè)計(jì) 4.3.9 “動態(tài)掃描模塊”的設(shè)計(jì) 4.3.10 “數(shù)碼管顯示模塊”的設(shè)計(jì) 4.3.11  綜合設(shè)計(jì) 4.4  樂曲演奏系統(tǒng)的設(shè)計(jì) 4.4.1  樂曲中的音符和音長問題 4.4.2  樂曲演奏系統(tǒng)的框圖 4.4.3  預(yù)置數(shù)和音長控制模塊 4.4.4  ?？勺冇?jì)數(shù)器模塊 4.4.5  占空比均衡控制模塊 4.4.6  綜合設(shè)計(jì) 4.5  交通燈控制系統(tǒng)的設(shè)計(jì) 4.5.1  交通燈控制系統(tǒng)模塊圖 4.5.2  控制模塊設(shè)計(jì) 4.5.3  顯示模塊設(shè)計(jì) 4.5.4  綜合設(shè)計(jì) 4.6  八路搶答器的設(shè)計(jì) 4.6.1  主持人控制模塊 4.6.2  搶答信號鎖存模塊 4.6.3  倒計(jì)時(shí)模塊 4.6.4  二進(jìn)制編碼轉(zhuǎn)BCD碼模塊 4.6.5  掃描信號產(chǎn)生模塊 4.6.6  數(shù)碼管位信號與段信號匹配模塊 4.6.7  BCD碼轉(zhuǎn)七段碼模塊 4.6.8  報(bào)警模塊 4.6.9  綜合設(shè)計(jì) 4.7  病床呼叫系統(tǒng)的設(shè)計(jì) 4.7.1  按鍵矩陣擴(kuò)展模塊 4.7.2  定時(shí)模塊 4.7.3  二進(jìn)制編碼轉(zhuǎn)BCD碼模塊 4.7.4  數(shù)碼管動態(tài)掃描模塊 4.7.5  顯示段碼轉(zhuǎn)換模塊 4.7.6  二分頻模塊 4.7.7  綜合設(shè)計(jì) 4.8  出租車計(jì)費(fèi)系統(tǒng)的設(shè)計(jì) 4.8.1  車輪脈沖計(jì)數(shù)模塊 4.8.2  里程計(jì)數(shù)模塊 4.8.3  計(jì)費(fèi)模塊 4.8.4  動態(tài)掃描模塊 4.8.5  譯碼模塊 4.8.6  頂層設(shè)計(jì)原理圖 4.9  數(shù)字電壓表的設(shè)計(jì) 4.9.1  A/D轉(zhuǎn)換控制模塊 4.9.2  數(shù)據(jù)轉(zhuǎn)換模塊 4.9.3  顯示譯碼模塊 4.9.4  頂層設(shè)計(jì) 4.10  數(shù)字頻率計(jì)的設(shè)計(jì) 4.10.1  分頻模塊 4.10.2  計(jì)數(shù)模塊 4.10.3  鎖存器 4.10.4  動態(tài)掃描模塊 4.10.5  譯碼模塊 4.10.6  頂層設(shè)計(jì)原理圖 

圖書封面

評論、評分、閱讀與下載

---

    FPGA/CPLD系統(tǒng)設(shè)計(jì)與應(yīng)用開發(fā) PDF格式下載

---