集成電路板圖設(shè)計

內(nèi)容概要

本書講述基于Cadence軟件的集成電路版圖設(shè)計原理、編輯和驗證的方法。全書共9章，第1～3章講解學(xué)習(xí)版圖設(shè)計需要掌握的半導(dǎo)體器件及集成電路的原理和制造工藝，第4章介紹上機必須掌握的UNIX操作系統(tǒng)和Cadence軟件的基礎(chǔ)知識，第5章介紹CMOS集成電路的版圖設(shè)計，第6章介紹版圖驗證，第7章介紹芯片外圍器件和阻容元件的設(shè)計，第6章介紹版圖驗證，第7章介紹芯片外圍器件和陰容元件的設(shè)計，第8章介紹CMOS模擬集成電路和雙極型集成電路的版圖設(shè)計，第9章介紹版圖設(shè)計經(jīng)驗和實例。6個附錄中介紹版設(shè)計規(guī)則、編寫驗證文件的一些常用全集及器件符號對照?！　”緯m合作為高職高專微電子及電子信息類專業(yè)的教材，也可用作微電子行業(yè)中高級技術(shù)工的培訓(xùn)教材。

書籍目錄

出版說明前言第1章　半導(dǎo)體和半導(dǎo)體器件基礎(chǔ)　1.1　半導(dǎo)體及其基本特性　　1.1.1　半導(dǎo)體導(dǎo)電性的特點　　1.1.2　半導(dǎo)體的導(dǎo)電機理　　1.1.3　空穴的導(dǎo)電作用　　1.1.4　能帶圖　1.2　雜質(zhì)對半導(dǎo)體導(dǎo)電性能的影響　　1.2.1　施主雜質(zhì)和N型半導(dǎo)體　　1.2.2　受主雜質(zhì)和P型半導(dǎo)體　　1.2.3　多數(shù)載流子和少數(shù)載流子　　1.2.4　雜質(zhì)的補償作用　1.3　半導(dǎo)體的電阻率　　1.3.1　半導(dǎo)體的電阻率的公式　　1.3.2　電阻率和雜質(zhì)濃度的關(guān)系　　1.3.3　電阻率隨濕度的變化　1.4　非平衡載流子　　1.4.1　非平衡載流子的產(chǎn)生和復(fù)合　　1.4.2　擴散電流　1.5　PN結(jié)　　1.5.1　平衡PN結(jié)　　1.5.2　PN結(jié)的正向特性　　1.5.3　PN結(jié)的反向特性　　1.5.4　PN結(jié)的擊穿　1.6　MOS場效應(yīng)晶體管　　1.6.1　MOS場效應(yīng)晶體管的結(jié)構(gòu)及工作原理　　1.6.2　MOS場效應(yīng)晶體管的直流特性　1.7　雙極型晶體管　　1.7.1　雙極型晶體管的基本結(jié)構(gòu)　　1.7.2　晶體管的電流傳輸　　1.7.3　晶體管的特性參數(shù)　1.8　習(xí)題第2章　半導(dǎo)體集成電路　2.1　集成電路的發(fā)明和發(fā)展　　2.1.1　集成電路的發(fā)明　　2.1.2　集成電路的發(fā)展　　2.1.3　集成電路的未來發(fā)展趨勢　2.2　集成電路的未來發(fā)展趨勢　　2.2.1　按器件結(jié)構(gòu)類型分類　　2.2.2　按電路功能分析　2.3　CMOS集成電路　　2.3.1　CMOS集成電路的特點　　2.3.2　CMOS數(shù)字電路　　2.3.3　CMOS模擬電路　2.4　集成電路設(shè)計簡介　　2.4.1　設(shè)計途徑　　2.4.2　設(shè)計要求　　2.4.3　層次化設(shè)計方法　2.5　習(xí)題第3章　集成電路制造工藝　3.1　氧化　　3.1.1　二氧化硅（SiO2）的性質(zhì)及作用　　3.1.2　熱氧化生長SiO2　3.2　光刻與刻蝕　　3.2.1　光刻工藝流程　　3.2.2　光刻膠的基本屬性　3.3　摻雜　　3.3.1　擴散　　　3.3.2　離子注入　3.4　淀積　　3.4.1　物理氣相淀積　　3.4.2　化學(xué)氣相淀積　3.5　接觸與互連　3.6　CMOS工藝主要流程　3.7　習(xí)題第4章　UNIX操作系統(tǒng)和Cadence軟件　4.1　UNIX操作系統(tǒng)基礎(chǔ)　　4.1.1　有關(guān)目錄的操作　　4.1.2　有關(guān)文件操作　　4.1.3　文件存取權(quán)限　……第5章　CMOS集成電路的版圖設(shè)計第6章　版圖驗證第7章　外圍器件及陰容元件設(shè)計第8章　模擬和雙極型集成電路的版圖設(shè)計第9章　版圖設(shè)計技巧和實例附錄參考文獻

編輯推薦

　　《集成電路版圖設(shè)計》適合作為高職高專微電子及電子信息類專業(yè)的教材，也可用作微電子行業(yè)中高級技術(shù)工的培訓(xùn)教材。

圖書封面

評論、評分、閱讀與下載

---

    集成電路板圖設(shè)計 PDF格式下載

---