Cadence Concept HDL & Allegro原理圖與PCB設(shè)計

內(nèi)容概要

　　Cadence PSD 15.0是Cadence公司推出的功能強大的EDA開發(fā)工具包，它提供了從原理圖設(shè)計輸入、分析，PCB設(shè)計、PCB制造文件輸出等一整套工具。《Cadence Concept HDL & Allegro原理圖與PCB設(shè)計》立足于工程實踐，結(jié)合作者多年的工作經(jīng)驗，系統(tǒng)地介紹了Concept HDL和Allegro在原理圖和PCB設(shè)計中的使用方法?！禖adence Concept HDL & Allegro原理圖與PCB設(shè)計》分為13章，主要介紹了項目管理器、Concept HDL原理圖設(shè)計工具、約束管理器、Allegro PCB設(shè)計工具和SPECCTRA布線工具的功能和設(shè)計技巧。在介紹工具和命令的同時，還提供了大量的范例以及習(xí)題，以方便讀者更好地理解和掌握所學(xué)的內(nèi)容，使讀者對設(shè)計工具有較為深入的理解并基本掌握從原理圖設(shè)計到PCB設(shè)計等一系列設(shè)計步驟的實現(xiàn)方法和技巧。　　《Cadence Concept HDL & Allegro原理圖與PCB設(shè)計》配套光盤中提供了書中所有實例和練習(xí)的完整工程文件以及相關(guān)數(shù)據(jù)文件，有利于讀者邊學(xué)邊練，提高實際應(yīng)用能力?！　　禖adence Concept HDL & Allegro原理圖與PCB設(shè)計》可作為高等院校通信工程、電子工程、計算機、無線電技術(shù)等專業(yè)的教材，也可作為硬件工程師的實用工具書。

書籍目錄

第1章 概述1.1 EDA概述1.2 PSD 15.0概述1.3 Cadence PSD工具包簡介1.4 PCB Design Expert工具包簡介1.5 小結(jié)1.6 習(xí)題第2章 項目管理器2.1 項目管理器簡介2.2 新建一個設(shè)計項目2.3 打開一個設(shè)計項目2.4 項目結(jié)構(gòu)和項目文件2.5 設(shè)置一個設(shè)計項目2.6 小結(jié)2.7 習(xí)題第3章 Concept HDL原理圖設(shè)計系統(tǒng)3.1 原理圖的設(shè)計步驟3.2 Concept HDL的用戶界面3.3 Concept HDL的編輯環(huán)境3.4 繪制電路原理圖3.5 打包原理圖文件3.6 傳遞數(shù)據(jù)到PCB（Allegro）3.7 交叉標(biāo)注原理圖3.8 原理圖打印3.9 原理圖文件的歸檔（Archive）3.10 小結(jié)3.11 習(xí)題第4章 設(shè)計層次化原理圖4.1 層次化設(shè)計的技術(shù)特點4.2 模塊的創(chuàng)建4.3 設(shè)計層次原理圖4.4 由原理圖生成模塊符號4.5 原理圖的打包與打印4.6 小結(jié)4.7 習(xí)題第5章 約束管理器5.1 約束管理器簡介5.2 約束管理器的用戶界面5.3 對象（Object）5.4 約束設(shè)置5.5 約束集的創(chuàng)建和參考5.6 原理圖和約束管理器同步5.7 在原理圖和PCB之間同步約束5.8 約束分析5.9 小結(jié)5.10 習(xí)題第6章 Cadence原理圖元件庫制作6.1 Cadence原理圖庫結(jié)構(gòu)6.2 原理圖庫管理工具──Library Explorer6.3 Part Developer6.4 創(chuàng)建平面元件6.5 由PDF文件創(chuàng)建元件6.6 創(chuàng)建多個符號分開的元件6.7 創(chuàng)建一個具有多個功能組的不對稱元件6.8 創(chuàng)建sizeable和HAX_FIXED_SIZE屬性的符號6.9 修改元件6.10 元件列表編輯器6.11 元件模板6.12 小結(jié)6.13 習(xí)題第7章 Allegro PCB設(shè)計系統(tǒng)簡介7.1 Allegro的工作流程7.2 Allegro 的圖形用戶界面7.3 小結(jié)7.4 習(xí)題第8章 Allegro PCB設(shè)計的常用操作命令8.1 常用系統(tǒng)參數(shù)的設(shè)定8.2 視圖操作8.3 Allegro的文件管理8.4 設(shè)計區(qū)域管理8.5 顯示信息8.6 設(shè)計規(guī)則檢查8.7 元器件的布局8.8 布線8.9 鋪銅設(shè)計8.10 后處理8.11 設(shè)計檢查8.12 CAM輸出8.13 小結(jié)8.14 習(xí)題第9章 Allegro PCB設(shè)計準(zhǔn)備9.1 創(chuàng)建焊盤9.2 創(chuàng)建元件封裝符號9.3 創(chuàng)建Format符號9.4 創(chuàng)建Shape符號9.5 創(chuàng)建Flash符號9.6 創(chuàng)建PCB外形框圖符號9.7 小結(jié)9.8 習(xí)題第10章 PCB設(shè)計實例10.1 設(shè)計PCB外形框圖符號10.2 生成主設(shè)計文件10.3 網(wǎng)表文件的導(dǎo)入10.4 設(shè)置電路板疊層結(jié)構(gòu)和顏色10.5 設(shè)置設(shè)計規(guī)則10.6 元器件的布局10.7 布線和鋪銅10.8 后處理10.9 CAM輸出10.10 小結(jié)10.11 習(xí)題第11章 SPECCTRA布線工具11.1 SPECCTRA簡介11.2 設(shè)置規(guī)則11.3 放置元件11.4 自動和交互布線11.5 小結(jié)11.6 習(xí)題第12章 Allegro的其他高級功能12.1 各種網(wǎng)表文件的導(dǎo)入12.2 Allegro中的數(shù)據(jù)導(dǎo)入和導(dǎo)出功能12.3 焊盤庫和封裝符號庫的路徑設(shè)置12.4 文件屬性操作12.5 腳本文件12.6 筆畫命令Stroke12.7 功能鍵和別名的設(shè)置12.8 邏輯操作12.9 更新元件封裝符號12.10 測試點設(shè)計12.11 DFA檢查12.12 輸出報告12.13 技術(shù)文件比較12.14 數(shù)據(jù)庫檢查12.15 小結(jié)12.16 習(xí)題第13章 先進的約束驅(qū)動PCB設(shè)計13.1 創(chuàng)建設(shè)計重用符號13.2　重用模塊13.3 利用約束管理器在原理圖和PCB之間同步約束13.4 自動和交互布線13.5 小結(jié)13.6 習(xí)題附錄F.1 Allegro的菜單、鍵入命令和命令解釋F.2 中英文術(shù)語對照表

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    Cadence Concept HDL & Allegro原理圖與PCB設(shè)計 PDF格式下載

---