EDA技術(shù)與VHDL

前言

隨著大規(guī)模集成電路技術(shù)的發(fā)展及電子產(chǎn)品市場(chǎng)運(yùn)作節(jié)奏的進(jìn)一步加快，涉及諸如計(jì)算機(jī)應(yīng)用、通信、智能儀表、醫(yī)用設(shè)備、軍事、民用電器等領(lǐng)域的現(xiàn)代電子設(shè)計(jì)技術(shù)已邁入一個(gè)全新的階段，其特點(diǎn)是：① 電子器件及其技術(shù)的發(fā)展將更多地趨向于支持EDA（Electronic Design Automation）；② 借助于硬件描述語言HDL，硬件設(shè)計(jì)與軟件設(shè)計(jì)技術(shù)得到了有機(jī)的融合；③ 電子設(shè)計(jì)技術(shù)不斷走向規(guī)范化、標(biāo)準(zhǔn)化和高效率；④ 應(yīng)用系統(tǒng)的設(shè)計(jì)已從單純的ASIC設(shè)計(jì)走向了系統(tǒng)設(shè)計(jì)、單片系統(tǒng)SOC（System On a Chip）和SOPC（System On a Programmable Chip）的設(shè)計(jì)。專家預(yù)言，未來的電子技術(shù)時(shí)代將是EDA的時(shí)代。自20世紀(jì)90年代開始，國外各大VLSI廠商不斷推出各種系列的大規(guī)模和超大規(guī)模FPGA產(chǎn)品。其產(chǎn)品的資源規(guī)模和性能提高之快，品種之多令人應(yīng)接不暇。例如Xilinx公司和Altera公司不斷推出和創(chuàng)新多系列高性能的FPGA/CPLD，其規(guī)模已達(dá)數(shù)百萬門。特別在最近幾年中，F(xiàn)PGA/CPLD的開發(fā)生產(chǎn)和銷售規(guī)模一直以驚人的速度增長。統(tǒng)計(jì)資料表明，其平均年增長率高達(dá)23%。與此相適應(yīng)，Cadence、Data I/O、Mentor Graphics、OrCAD、Synopsys和Viewlogic等世界各大EDA公司亦相繼推出各類高性能的EDA工具軟件。在現(xiàn)代電子設(shè)計(jì)技術(shù)推進(jìn)浪潮的多層因素促進(jìn)下，CAD、CAM、CAT和CAE技術(shù)得到了進(jìn)一步融合與升華，形成了更為強(qiáng)大的EDA和SOPC技術(shù)，從而成為當(dāng)代電子設(shè)計(jì)技術(shù)發(fā)展的總趨勢(shì)。面對(duì)現(xiàn)代電子技術(shù)的迅猛發(fā)展，高新技術(shù)日新月異的變化以及人才市場(chǎng)、產(chǎn)品市場(chǎng)的迫切需求，許多高校迅速地作出了積極的反應(yīng)，在不長的時(shí)間內(nèi)，在相關(guān)的專業(yè)教學(xué)與學(xué)科領(lǐng)域卓有成效地完成了具有重要意義的教學(xué)改革及學(xué)科建設(shè)。如適用于各種教學(xué)層次的EDA實(shí)驗(yàn)室的建立；EDA、VHDL及大規(guī)模可編程邏輯器件相關(guān)課程的設(shè)置；同時(shí)對(duì)革新傳統(tǒng)的數(shù)字電路課程的教學(xué)內(nèi)容和實(shí)驗(yàn)方式做了許多大膽的嘗試，從而使得諸如電子信息、通信工程、計(jì)算機(jī)、自動(dòng)化等專業(yè)的畢業(yè)生的實(shí)際電子工程設(shè)計(jì)能力、新技術(shù)應(yīng)用能力以及高新技術(shù)市場(chǎng)的適應(yīng)能力都有了顯著的提高。產(chǎn)品的市場(chǎng)效率和技術(shù)市場(chǎng)的要求也必然會(huì)反映到教學(xué)和科研領(lǐng)域中來，以全國大學(xué)生電子設(shè)計(jì)競(jìng)賽為例，早在1997年第二屆中的個(gè)別賽題就已包括了須用EDA技術(shù)才能圓滿完成的賽題。此后這方面的內(nèi)容逐屆增加，直到上屆賽事中，需要使用EDA技術(shù)的賽題超過全部賽題的1/3，其中有的賽題達(dá)到了如果沒有EDA技術(shù)，將無從下手的程度。事實(shí)上，電子設(shè)計(jì)競(jìng)賽賽題的內(nèi)容既是技術(shù)進(jìn)步的一種反映，也是對(duì)高校相關(guān)教學(xué)實(shí)驗(yàn)內(nèi)容改革的要求和促進(jìn)。據(jù)了解，一些學(xué)者赴美到一些著名大學(xué)對(duì)本科電子與計(jì)算機(jī)實(shí)驗(yàn)室建設(shè)情況的調(diào)研結(jié)果都表明，國外的許多著名院校基于PLD的EDA技術(shù)在本科教學(xué)中有兩個(gè)明顯的特點(diǎn)：① 各專業(yè)中EDA教學(xué)實(shí)驗(yàn)課程的普及性，即在電子通信、工控乃至生物醫(yī)學(xué)工程、計(jì)算機(jī)等非電類專業(yè)都包含了EDA技術(shù)的教學(xué)試驗(yàn)內(nèi)容；② 在實(shí)驗(yàn)中，EDA試驗(yàn)成為主流，大部分傳統(tǒng)的實(shí)驗(yàn)都融入了EDA實(shí)驗(yàn)，如數(shù)字電路、計(jì)算機(jī)組成原理、計(jì)算機(jī)接口、通信、處理器等實(shí)驗(yàn)內(nèi)容，并更多地注重創(chuàng)新性實(shí)驗(yàn)。這顯然是科技發(fā)展和市場(chǎng)需求所導(dǎo)致的結(jié)果。VHDL作為IEEE標(biāo)準(zhǔn)的硬件描述語言和EDA技術(shù)的重要組成部分，經(jīng)過多年的發(fā)展、應(yīng)用和完善，以其強(qiáng)大的系統(tǒng)描述能力、規(guī)范的程序設(shè)計(jì)結(jié)構(gòu)、靈活的語句表達(dá)風(fēng)格和多層次的仿真測(cè)試手段，受到業(yè)界的普遍認(rèn)同和廣泛的接受，從數(shù)十種國際流行的硬件描述語言中脫穎而出，成為現(xiàn)代EDA領(lǐng)域的首選硬件設(shè)計(jì)計(jì)算機(jī)語言，而且目前流行的EDA工具軟件全部支持VHDL。除了作為電子系統(tǒng)設(shè)計(jì)的主選硬件描述語言外，VHDL在EDA領(lǐng)域的仿真測(cè)試、學(xué)術(shù)交流、電子設(shè)計(jì)的存檔、程序模塊的移植、ASIC設(shè)計(jì)源程序的交付、IP核（Intellectual Property Core）的應(yīng)用等方面擔(dān)任著不可或缺的角色，而且在不少方面成為惟一的選擇，例如到目前為止，利用DSP Builder將MATLAB設(shè)計(jì)模型轉(zhuǎn)換為HDL文件，只能是VHDL。在21世紀(jì)，電子技術(shù)的發(fā)展將更加迅猛，電子設(shè)計(jì)的自動(dòng)化程度將更高，傳統(tǒng)的電子設(shè)計(jì)技術(shù)、工具和器件將在更大程度上被融入EDA技術(shù)，實(shí)物IC器件將被IP核或類似的HDL表述的模塊所取代。毫無疑問，EDA技術(shù)和VHDL勢(shì)必成為廣大電子信息工程類各專業(yè)領(lǐng)域工程技術(shù)人員的必修課，同時(shí)也不可避免地將成為我國高等教育中信息類構(gòu)建專業(yè)知識(shí)的重要組成部分?？紤]到目前的本科課程門類已大為增加，任何一門非公共課的學(xué)時(shí)都不會(huì)很多。顯然，突出要點(diǎn)才能有效控制學(xué)時(shí)數(shù)。建議這門課可安排約50學(xué)時(shí)或更少（含實(shí)驗(yàn)），并以實(shí)驗(yàn)實(shí)踐課為主，這就要求以引導(dǎo)性教學(xué)為主要手段。建議對(duì)VHDL的教學(xué)就不必如C或匯編語言那樣逐條語句講授，而是結(jié)合具體實(shí)例講解最基本的語句現(xiàn)象及其使用方法。

內(nèi)容概要

本書系統(tǒng)地介紹了基于FPGA/CPLD應(yīng)用開發(fā)的EDA技術(shù)和硬件描述語言VHDL，將VHDL的基礎(chǔ)知識(shí)、編程技巧和實(shí)用方法與實(shí)際工程開發(fā)技術(shù)在先進(jìn)的EDA設(shè)計(jì)平臺(tái)Quartus II上很好地結(jié)合起來，使讀者能通過本書的學(xué)習(xí)迅速地了解并掌握EDA技術(shù)的基本理論和工程開發(fā)實(shí)用技術(shù)，并為后續(xù)的深入學(xué)習(xí)和發(fā)展打下堅(jiān)實(shí)的理論與實(shí)踐基礎(chǔ)。    依據(jù)高校課堂教學(xué)和實(shí)驗(yàn)操作的規(guī)律與要求，并以提高學(xué)生的實(shí)際工程設(shè)計(jì)能力為目的，全書主要內(nèi)容依次為EDA技術(shù)與VHDL的基本知識(shí)、FPGA/CPLD目標(biāo)器件的結(jié)構(gòu)原理、VHDL實(shí)用方法和設(shè)計(jì)深入、原理圖輸入方法、狀態(tài)機(jī)設(shè)計(jì)、LPM宏功能模塊使用方法、EDA設(shè)計(jì)優(yōu)化，其中EDA技術(shù)綜合設(shè)計(jì)與典型應(yīng)用介紹了IP核的應(yīng)用、電子設(shè)計(jì)競(jìng)賽項(xiàng)目開發(fā)、電機(jī)控制、VGA顯示控制、高速采樣等。除個(gè)別章節(jié)外，各章都安排了相應(yīng)的習(xí)題和針對(duì)性強(qiáng)的實(shí)驗(yàn)和設(shè)計(jì)示例。書中列舉的VHDL示例，都經(jīng)編譯通過或經(jīng)硬件測(cè)試。    本書主要面向高等院校本?？艵DA技術(shù)和VHDL語言基礎(chǔ)課，可作為電子工程、通信、自動(dòng)化、計(jì)算機(jī)、信息工程、儀器儀表等學(xué)科專業(yè)的課堂授課教材或?qū)嶒?yàn)指導(dǎo)課的主要參考書，同時(shí)也可作為電子設(shè)計(jì)競(jìng)賽、FPGA開發(fā)應(yīng)用的自學(xué)參考書。    對(duì)于授課教師還能獲贈(zèng)本書CAI教學(xué)課件與實(shí)驗(yàn)指導(dǎo)課件（含實(shí)驗(yàn)示例源程序）。

書籍目錄

第1章 概述  1.1 電子設(shè)計(jì)自動(dòng)化技術(shù)及其發(fā)展  1.2 電子設(shè)計(jì)自動(dòng)化應(yīng)用對(duì)象  1.3 硬件描述語言    1.3.1 硬件描述語言VHDL    1.3.2 硬件描述語言的綜合    1.3.3 自頂向下設(shè)計(jì)方法    1.3.4 EDA技術(shù)設(shè)計(jì)流程  1.4 EDA技術(shù)的優(yōu)勢(shì)  1.5 面向FPGA的EDA開發(fā)流程    1.5.1 設(shè)計(jì)輸入    1.5.2 HDL綜合    1.5.3 布線布局（適配）    1.5.4 仿真    1.5.5 下載和硬件測(cè)試  1.6 專用集成電路設(shè)計(jì)流程    1.6.1 專用集成電路ASIC設(shè)計(jì)方法    1.6.2 一般設(shè)計(jì)的流程  1.7 面向FPGA的EDA開發(fā)工具    1.7.1 設(shè)計(jì)輸入編輯器    1.7.2 HDL綜合器    1.7.3 仿真器    1.7.4 適配器（布局布線器）    1.7.5 下載器（編程器）  1.8 Quartus II概述  1.9 IP（Intellectual Property）核  1.10 EDA技術(shù)的發(fā)展趨勢(shì)  習(xí)題第2章 PLD硬件特性與編程技術(shù)  2.1 概論    2.1.1 PLD的發(fā)展歷程    2.1.2 PLD的分類  2.2 簡(jiǎn)單PLD原理    2.2.1 電路符號(hào)表示    2.2.2 PROM    2.2.3 PLA    2.2.4 PAL    2.2.5 GAL  2.3 CPLD的結(jié)構(gòu)與工作原理  2.4 FPGA的結(jié)構(gòu)與工作原理    2.4.1 查找表邏輯結(jié)構(gòu)    2.4.2 Cyclone系列器件的結(jié)構(gòu)與原理  2.5 硬件測(cè)試技術(shù)    2.5.1 內(nèi)部邏輯測(cè)試    2.5.2 JTAG邊界掃描測(cè)試    2.5.3 嵌入式邏輯分析儀  2.6 FPGA/CPLD產(chǎn)品概述    2.6.1 Lattice公司的CPLD器件系列    2.6.2 Xilinx公司的FPGA和CPLD器件系列    2.6.3 Altera公司FPGA和CPLD器件系列    2.6.4 Actel公司的FPGA器件    2.6.5 Altera公司的FPGA配置方式與配置器件  2.7 編程與配置    2.7.1 JTAG方式的在系統(tǒng)編程    2.7.2 使用PC并行口配置FPGA    2.7.3 FPGA專用配置器件    2.7.4 使用單片機(jī)配置FPGA    2.7.5 使用CPLD配置FPGA  習(xí)題  實(shí)驗(yàn)與設(shè)計(jì)第3章 VHDL入門  3.1 簡(jiǎn)單組合電路的VHDL描述    3.1.1 多路選擇器的VHDL描述    3.1.2 相關(guān)語句結(jié)構(gòu)和語法說明  3.2 簡(jiǎn)單時(shí)序電路的VHDL描述    3.2.1 D觸發(fā)器    3.2.2 D觸發(fā)器VHDL描述的語言現(xiàn)象說明    3.2.3 實(shí)現(xiàn)時(shí)序電路的不同表述    3.2.4 異步時(shí)序電路設(shè)計(jì)  3.3 含有層次結(jié)構(gòu)的VHDL描述  ……第4章 Quartus II的HDL輸入設(shè)計(jì) 第5章 VHDL深入第6章 圖形設(shè)計(jì)方法第7章 LPM參數(shù)化宏模塊應(yīng)用第8章 有限狀態(tài)機(jī)設(shè)計(jì)技術(shù)第9章 設(shè)計(jì)優(yōu)化和時(shí)序分析第10章 VHDL程序結(jié)構(gòu)與規(guī)則第11章 VHDL語句第12章 實(shí)用電路模塊設(shè)計(jì)第13章 VHDL仿真 附錄  一、實(shí)驗(yàn)電路結(jié)構(gòu)圖  二、GW48 EDA系統(tǒng)實(shí)驗(yàn)信號(hào)名與芯片引腳對(duì)照表參考文獻(xiàn)

章節(jié)摘錄

插圖：

編輯推薦

《高等學(xué)校電子科學(xué)與工程教材?EDA技術(shù)與VHDL》是由清華大學(xué)出版社出版的。

圖書封面

圖書標(biāo)簽Tags

無

評(píng)論、評(píng)分、閱讀與下載

---

    EDA技術(shù)與VHDL PDF格式下載

---