電子技術(shù)基礎(chǔ)數(shù)字部分

內(nèi)容概要

本書是為配合華中科技大學(xué)電子技術(shù)課程組編、康華光任主編、鄒壽彬和秦臻任副主編的《電子技術(shù)基礎(chǔ)  數(shù)字部分》（第五版）教材而編的習(xí)題全解。內(nèi)容包括《電子技術(shù)基礎(chǔ)  數(shù)字部分》（第五版）各章習(xí)題解答。    本書使用對象主要是電氣信息類（包括原電子、電氣、自控等類）教師，希望它的出版有助于電子技術(shù)基礎(chǔ)授課教師進(jìn)行教學(xué)、開展教學(xué)研究及提高教學(xué)質(zhì)量。本書也可供有關(guān)工程技術(shù)人員及各類自學(xué)人員參考。

書籍目錄

1 數(shù)字邏輯概論　1.1 數(shù)字電路與數(shù)字信號　1.2 數(shù)制　1.3 二進(jìn)制數(shù)的算術(shù)運(yùn)算　1.4 二進(jìn)制代碼　1.5 邏輯函數(shù)及其表示方法2 邏輯代數(shù)與硬件描述語言基礎(chǔ)　2.1 邏輯代數(shù)　2.2 邏輯函數(shù)的卡諾圖化簡法3 邏輯門電路　3.1 MOS邏輯門電路　3.2 TTL邏輯門電路　3.3 射極耦合邏輯門電路　3.4 砷化鎵邏輯門電路　3.5 邏輯描述中的幾個(gè)問題　3.6 邏輯門電路使用中的幾個(gè)實(shí)際問題4 組合邏輯電路　4.1 組合邏輯電路的分析　4.2 組合邏輯電路的設(shè)計(jì)　4.3 組合邏輯電路中的競爭冒險(xiǎn)　4.4 若干典型的組合邏輯集成電路　4.5 組合可編程邏輯器件5 鎖存器和觸發(fā)器　5.2 鎖存器　5.3 觸發(fā)器的電路結(jié)構(gòu)和工作原理　5.4 觸發(fā)器的邏輯功能6 時(shí)序邏輯電路　6.1 時(shí)序邏輯電路的基本概念　6.2 同步時(shí)序邏輯電路的分析　6.3 同步時(shí)序邏輯電路的設(shè)計(jì)　6.4 異步時(shí)序邏輯電路的分析　6.5 若干典型的時(shí)序邏輯集成電路　6.6 時(shí)序可編程邏輯器件7 存儲器、復(fù)雜可編程器件和現(xiàn)場可編程門陣列　7.1 只讀存儲器　7.2 隨機(jī)存取存儲器　7.3 復(fù)雜可編程邏輯器件　7.4 現(xiàn)場可編程門陣列8 脈沖波形的變換與產(chǎn)生　8.1 單穩(wěn)態(tài)觸發(fā)器　8.2 施密特觸發(fā)器　8.3 多諧振蕩器　8.4 555定時(shí)器及其應(yīng)用9 數(shù)模與模數(shù)轉(zhuǎn)換器　9.1 D／A轉(zhuǎn)換器　9.2 A／D轉(zhuǎn)換器10 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)　10.2 算法狀態(tài)機(jī)　10.3 寄存器傳輸語言　10.4 用可編程邏輯器件實(shí)現(xiàn)數(shù)字系統(tǒng)11 VerilogHDL題解　2.3 硬件描述語言VerilogHDL基礎(chǔ)　3.7 用VerilogHDL描述邏輯門電路　4.6 用VerilogHDL描述組合邏輯電路　5.5 用VerilogHDL描述鎖存器和觸發(fā)器　6.6 用VerilogHDL描述時(shí)序邏輯電路　7.5 用EDA技術(shù)和可編程器件的設(shè)計(jì)例題

編輯推薦

　　《電子技術(shù)基礎(chǔ)數(shù)字部分習(xí)題全解》(第5版)也可供有關(guān)工程技術(shù)人員及各類自學(xué)人員參考。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    電子技術(shù)基礎(chǔ)數(shù)字部分 PDF格式下載

---