FPGA設(shè)計(jì)基礎(chǔ)

前言

　　近年來(lái)EDA技術(shù)在電子技術(shù)領(lǐng)域引發(fā)的技術(shù)革命，推動(dòng)著電子技術(shù)的迅猛發(fā)展，為世人所矚目。而以：FPGA為代表的可編程邏輯器件的應(yīng)用，更是受到業(yè)內(nèi)人士的普遍關(guān)注。伴隨著大規(guī)模集成電路和計(jì)算機(jī)技術(shù)的高速發(fā)展，在涉及工業(yè)自動(dòng)化、儀器儀表、計(jì)算機(jī)設(shè)計(jì)與應(yīng)用、通信、國(guó)防等領(lǐng)域的電子系統(tǒng)中，F(xiàn)PGA技術(shù)的含量正以驚人的速度提升。將盡可能大的、完整的電子系統(tǒng)在單一FPGA芯片中實(shí)現(xiàn)已成為現(xiàn)實(shí)，電子類(lèi)新技術(shù)項(xiàng)目的開(kāi)發(fā)也更多地依賴(lài)于FPGA技術(shù)的應(yīng)用。當(dāng)今的電子系統(tǒng)設(shè)計(jì)已不再是利用各種通用IC進(jìn)行PCB板級(jí)的設(shè)計(jì)與調(diào)試，而是轉(zhuǎn)向以ASIC或大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計(jì)，這就是SOC設(shè)計(jì)或SOPC設(shè)計(jì)。FPGA芯片可靠性高，功耗低，操作靈活，可以重復(fù)擦寫(xiě)無(wú)限次，開(kāi)發(fā)軟件界面友好，為學(xué)習(xí)、研發(fā)SOC或SOPC提供了便利的條件。圍繞FPGA應(yīng)用技術(shù)展開(kāi)的教學(xué)活動(dòng)已被列入電氣、電子信息類(lèi)及相關(guān)專(zhuān)業(yè)本科學(xué)生學(xué)習(xí)電子技術(shù)、EDA技術(shù)的教學(xué)計(jì)劃中。淡化理論，強(qiáng)調(diào)實(shí)踐，利用較少學(xué)時(shí)（40～60學(xué)時(shí)），讓學(xué)生在實(shí)踐中體驗(yàn)進(jìn)行FPGA設(shè)計(jì)的全過(guò)程，掌握規(guī)范的FPGA設(shè)計(jì)流程、方法、要領(lǐng)，明確應(yīng)做什么，該怎樣去做，進(jìn)而在具備基本的FPGA應(yīng)用能力的基礎(chǔ)上，獨(dú)立完成一個(gè)小型的、實(shí)用的電子系統(tǒng)設(shè)計(jì)項(xiàng)目；用較小的篇幅，簡(jiǎn)潔、通俗的語(yǔ)言，幫助學(xué)生掌握FPGA設(shè)計(jì)的基本理論、基本技能，是編者多年的教學(xué)期望和教學(xué)經(jīng)驗(yàn)。

內(nèi)容概要

本書(shū)以培養(yǎng)學(xué)生實(shí)際工程設(shè)計(jì)能力為目的，以FPGA工作原理為基礎(chǔ)，以FPGA設(shè)計(jì)流程為主線(xiàn)，系統(tǒng)完整地介紹了當(dāng)前在電子技術(shù)領(lǐng)域應(yīng)用較廣的FPGA設(shè)計(jì)軟件QuartusⅡ6.0及其輔助工具M(jìn)ATLAB 7.0、DSP Builder v6.O、NiosⅡEDS 6.O、MegaCore 6.O的基本使用方法?！　∪珪?shū)共6章。第1章簡(jiǎn)介EDA技術(shù)和PLD工作原理；第2章著重介紹 QuartusⅡ6.O的基本使用方法和技巧；第3章通過(guò)大量應(yīng)用電路介紹VHDL語(yǔ)法規(guī)則和編程要領(lǐng)；第4章介紹FPGA設(shè)計(jì)的常用方法和方案；第5章講述基于FPGA的SOPC技術(shù)及其基本設(shè)計(jì)方法；第6章講述完成數(shù)字系統(tǒng)設(shè)計(jì)的全過(guò)程和設(shè)計(jì)范例。書(shū)中列舉的VHDL程序和FPGA設(shè)計(jì)范例全部通過(guò)了硬件環(huán)境測(cè)試。本書(shū)選取典型范例，重在應(yīng)用，概念簡(jiǎn)明，深入淺出，結(jié)構(gòu)清晰，學(xué)習(xí)者可以在短時(shí)間內(nèi)了解和掌握EDA技術(shù)的基本理論和FPGA設(shè)計(jì)的實(shí)用技術(shù)，并為今后進(jìn)一步學(xué)習(xí)打下堅(jiān)實(shí)的理論與實(shí)踐基礎(chǔ)?！　”緯?shū)可作為高等院校電氣、電子信息類(lèi)專(zhuān)業(yè)開(kāi)設(shè)EDA技術(shù)、SOPC技術(shù)、 FPGA／CPLD設(shè)計(jì)等課程的理論課教材或?qū)嵺`課指導(dǎo)書(shū)，還可供開(kāi)發(fā)FPGA應(yīng)用技術(shù)的工程技術(shù)人員參考。

書(shū)籍目錄

第1章 概述　1.1 關(guān)于EDA技術(shù)　　1.1.1 EDA技術(shù)　　1.1.2 EDA設(shè)計(jì)流程　　1.1.3 硬件描述語(yǔ)言VHDL　1.2 可編程邏輯器件與FPGA　　1.2.1 PLD的工作原理　　1.2.2 PLD的編程工藝　　1.2.3 PLD的開(kāi)發(fā)軟件第2章 QuartusⅡ設(shè)計(jì)向?qū)А?.1 QuaftusⅡ6.0軟件的安裝　　2.1.1 對(duì)PC機(jī)系統(tǒng)的配置要求　　2.1.2 QuartusⅡ6.0軟件的安裝　　2.1.3 QuartusⅡ6.0軟件的授權(quán)　2.2 文本輸入設(shè)計(jì)　　2.2.1 設(shè)計(jì)輸入　　2.2.2 創(chuàng)建工程　　2.2.3 綜合分析　　2.2.4 仿真分析　　2.2.5 生成RTL電路　　2.2.6 鎖定引腳　　2.2.7 編程下載　　2.2.8 使用嵌入式邏輯分析儀　2.3 圖形輸入設(shè)計(jì)　　2.3.1 基本設(shè)計(jì)流程　　2.3.2 層次化設(shè)計(jì)第3章 VHDL設(shè)計(jì)初步　3.1 VHDL程序結(jié)構(gòu)　3.2 VHDL語(yǔ)言要素及規(guī)則　　3.2.1 數(shù)據(jù)對(duì)象　　3.2.2 數(shù)據(jù)類(lèi)型　　3.2.3 基本運(yùn)算符　　3.2.4 屬性　3.3 VHDL基本并行語(yǔ)句　　3.3.1 信號(hào)賦值語(yǔ)句　　3.3.2 進(jìn)程語(yǔ)句　　3.3.3 元件例化語(yǔ)句　　3.3.4 子程序調(diào)用語(yǔ)句　　3.3.5 塊語(yǔ)句　3.4 VHDL基本順序語(yǔ)句　　3.4.1 賦值語(yǔ)句　　3.4.2 條件語(yǔ)句　　3.4.3 CASE語(yǔ)句　　3.4.4 循環(huán)語(yǔ)句　3.5 組合電路設(shè)計(jì)范例　　3.5.1 譯碼器　　3.5.2 編碼器與編碼轉(zhuǎn)換器　　3.5.3 多路選擇器　　3.5.4 運(yùn)算器　3.6 時(shí)序設(shè)計(jì)范例　　3.6.1 觸發(fā)器　　3.6.2 鎖存器　　3.6.3 移位寄存器　　3.6.4 計(jì)數(shù)器　　3.6.5 分頻器第4章 FPGA設(shè)計(jì)的常用方法　4.1 有限狀態(tài)機(jī)設(shè)計(jì)　　4.1.1 使用狀態(tài)機(jī)的優(yōu)勢(shì)　　4.1.2 Moore型有限狀態(tài)機(jī)設(shè)計(jì)　　4.1.3 Mealy型有限狀態(tài)機(jī)設(shè)計(jì)　4.2 實(shí)施多位顯示器動(dòng)態(tài)掃描　　4.2.1 掃描顯示器的必要性　　4.2.2 掃描顯示器電路設(shè)計(jì)　4.3 調(diào)用LPM元件　　4.3.1 調(diào)用LPM-ROM元件　　4.3.2 調(diào)用LPM—RAM元件　　4.3.3 調(diào)用LPM—FIF0元件　　4.3.4 調(diào)用嵌入式鎖相環(huán)　4.4 使用IP核　　4.4.1 關(guān)于IP核　　4.4.2 安裝MegaCore　　4.4.3 IP核應(yīng)用范例　4.5 消除“毛刺”的常用措施　　4.5.1 出現(xiàn)“毛刺”的主要原因　　4.5.2 消除“毛刺”的常用措施　4.6 防止按鍵抖動(dòng)的設(shè)計(jì)方案　　4.6.1 按鍵及其抖動(dòng)　　4.6.2 防抖動(dòng)電路的設(shè)計(jì)方案第5章 SOPC設(shè)計(jì)入門(mén)　5.1 關(guān)于SOPC技術(shù)　5.2 SOPC設(shè)計(jì)軟件的安裝　　5.2.1 安裝NiosⅡEDS 6.0　　5.2.2 安裝MATLAB 7.0　　5.2.3 安裝DSP Builder v6.0　5.3 NiosⅡ系統(tǒng)設(shè)計(jì)入門(mén)　　5.3.1 Nois Ⅱ軟核處理器設(shè)計(jì)　　5.3.2 NiosⅡ應(yīng)用程序開(kāi)發(fā)　5.4 DSP系統(tǒng)設(shè)計(jì)入門(mén)　　5.4.1 DSP Builder模型設(shè)計(jì)　　5.4.2 Simulink模型仿真　　5.4.3 SignalCompiler設(shè)計(jì)文件轉(zhuǎn)換及綜合　　5.4.4 QuartusⅡ仿真、適配、下載第6章 FPGA設(shè)計(jì)實(shí)踐　6.1 設(shè)計(jì)范例　　6.1.1 系統(tǒng)設(shè)計(jì)基本流程　　6.1.2 頻率計(jì)設(shè)計(jì)　　6.1.3 交通燈控制系統(tǒng)設(shè)計(jì)　6.2 設(shè)計(jì)選題　　6.2.1 數(shù)字跑表　　6.2.2 多功能電子表　　6.2.3 數(shù)字密碼鎖　　6.2.4 出租車(chē)計(jì)費(fèi)器　　6.2.5 交通燈控制器　　6.2.6 自適應(yīng)頻率計(jì)　　6.2.7 數(shù)字式頻率合成器　　6.2.8 多功能信號(hào)發(fā)生器　　6.2.9 電梯控制器　　6.2.10 數(shù)字式競(jìng)賽搶答器　　6.2.11 乒乓球比賽游戲機(jī)　　6.2.12 彩燈控制器　　6.2.13 簡(jiǎn)易樂(lè)曲發(fā)生器　　6.2.1 4簡(jiǎn)易存儲(chǔ)示波器附錄 GW48系列SOPO／EDA開(kāi)發(fā)系統(tǒng)使用說(shuō)明　附錄1 開(kāi)發(fā)系統(tǒng)使用介紹　附錄2 電路模式使用說(shuō)明　附錄3 開(kāi)發(fā)系統(tǒng)信號(hào)名與目標(biāo)芯片引腳號(hào)對(duì)照表參考文獻(xiàn)

章節(jié)摘錄

　　在傳統(tǒng)的電路設(shè)計(jì)中，分立元件、中小規(guī)模集成電路的功能、參數(shù)、規(guī)格是相對(duì)固定的，人們把大量的精力和時(shí)間花費(fèi)在元器件的選配和電路結(jié)構(gòu)的可行性分析上，采用的設(shè)計(jì)方法只能是自底向上，即整體電路是由底層器件、電路一層層級(jí)聯(lián)起來(lái)的。在這個(gè)設(shè)計(jì)過(guò)程中的任一時(shí)刻，若發(fā)生底層目標(biāo)器件的缺損，總體或局部技術(shù)參數(shù)的變更，甚至由于市場(chǎng)競(jìng)爭(zhēng)而臨時(shí)提出降低系統(tǒng)成本、提高運(yùn)行速度等不可預(yù)測(cè)的外部因素，都將可能使前期的工作前功盡棄，設(shè)計(jì)工作又得重新從底層開(kāi)始?？梢?jiàn)，自底向上是一種低效、低可靠性、高成本的設(shè)計(jì)方法。在EDA技術(shù)應(yīng)用中廣泛采用自頂向下的方法設(shè)計(jì)電路，工程項(xiàng)目的設(shè)計(jì)流程包括：用自然語(yǔ)言描述功能特性和技術(shù)指標(biāo)，用硬件描述語(yǔ)言建立系統(tǒng)描述一行為描述一結(jié)構(gòu)描述一邏輯描述，用計(jì)算機(jī)開(kāi)發(fā)軟件進(jìn)行功能仿真一時(shí)序仿真一硬件測(cè)試。設(shè)計(jì)者在整個(gè)設(shè)計(jì)過(guò)程中可根據(jù)需要，隨心所欲地改變器件內(nèi)部結(jié)構(gòu)乃至器件外部引腳的功能，可以將系統(tǒng)電路分解為各個(gè)模塊，也可以將多個(gè)模塊集合在一起，而不必顧及目標(biāo)器件的技術(shù)細(xì)節(jié)。正是采用了基于可編程器件的、利用計(jì)算機(jī)完成的自頂向下的設(shè)計(jì)方法，大大減少了功能芯片的數(shù)量，減輕了設(shè)計(jì)電路板圖的工作量，縮小了整體電路的體積，提高了系統(tǒng)的可靠性，加快了研發(fā)速度，降低了產(chǎn)品設(shè)計(jì)成本。，可以說(shuō)，EDA技術(shù)打破了軟件設(shè)計(jì)和硬件設(shè)計(jì)間的壁壘，是一門(mén)綜合性學(xué)科，一種多方位技能技術(shù)。它將設(shè)計(jì)效率和產(chǎn)品性能合二為一，代表了電子設(shè)計(jì)技術(shù)和電子應(yīng)用技術(shù)的發(fā)展方向。1.1.2 EDA設(shè)計(jì)流程可編程器件的開(kāi)發(fā)系統(tǒng)由硬件和軟件兩部分組成。硬件包括計(jì)算機(jī)和專(zhuān)用的編程器、編程電纜等，軟件泛指各種編程軟件?？删幊唐骷心M、數(shù)字之分。目前應(yīng)用廣泛、技術(shù)完善、便于開(kāi)發(fā)者，當(dāng)屬數(shù)字式可編程邏輯器件。

圖書(shū)封面

圖書(shū)標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    FPGA設(shè)計(jì)基礎(chǔ) PDF格式下載

---