數(shù)字邏輯電路設(shè)計與實現(xiàn)

內(nèi)容概要

本書是講述用AHDL和VHDL進行邏輯電路設(shè)計的書籍。全書共分為9章，第1章介紹了一些基本概念；第2章介紹了MAX+plus Ⅱ軟件所提供的設(shè)計輸入法；第3章介紹了HDL語法；第4章-第8章介紹了組合邏輯電路、觸發(fā)器、計數(shù)器和寄存器的內(nèi)容；第9章介紹了時序邏輯電路分析與設(shè)計的過程。    本書適合電子類專業(yè)的學生使用，也可作為相關(guān)從業(yè)人員的參考書。

書籍目錄

第1章 邏輯概論  1.1 數(shù)字系統(tǒng)  1.2 二進制數(shù)的四則運算  1.3 BCD碼  1.4 格雷碼  1.5 基本邏輯組件  1.6 布爾代數(shù)  1.7 布爾函數(shù)的化簡第2章 繪圖輸入法  2.1 數(shù)字電路設(shè)計  2.2 安裝MAX+plus Ⅱ  2.3 繪圖輸入法  2.4 功能模擬  2.5 產(chǎn)生符號文件第3章 HDL語法  3.1 AHDL  3.2 VHDL第4章 組合邏輯設(shè)計（一）——計算電路  4.1 引言  4.2 半加器與全加器  4.3 半減器與全減器  4.4 加/減法器  4.5 BCD加法器  4.6 BCD減法器  4.7 BCD加/減法器第5章 組合邏輯設(shè)計（二）——處理電路  5.1 多任務(wù)器  5.2 解多任務(wù)器  5.3 譯碼器  5.4 編碼器  5.5 比較器  5.6 同位檢查器與產(chǎn)生器第6章 觸發(fā)器  6.1 引言  6.2 門控RS觸發(fā)器  6.3 JK觸發(fā)器  6.4 D觸發(fā)器  6.5 T觸發(fā)器  6.6 觸發(fā)器的繪圖描述法  6.7 觸發(fā)器的HDL語言描述語法第7章 計數(shù)器  7.1 異步計數(shù)器  7.2 任意模數(shù)的異步計數(shù)器  7.3 同步計數(shù)器  7.4 含同步清除功能的計數(shù)器第8章 寄存器  8.1 移位寄存器  8.2 移位寄存器的種類  8.3 環(huán)形計數(shù)器  8.4 詹森計數(shù)器第9章 時序邏輯電路分析與設(shè)計  9.1 觸發(fā)器的特征方程式  9.2 觸發(fā)器的激發(fā)表  9.3 觸發(fā)器的狀態(tài)圖  9.4 時序邏輯電路分類  9.5 時序邏輯電路分析  9.6 時序邏輯電路的設(shè)計

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字邏輯電路設(shè)計與實現(xiàn) PDF格式下載

---