集成電路設(shè)計基礎(chǔ)

內(nèi)容概要

本書分為兩大部分，第一部分介紹集成電路的制造材料、基本制造工藝、無源和有源器件相關(guān)的工藝流程、MOSFET特性、采用SPICE的集成電路模擬、集成電路版圖設(shè)計、集成電路的測試與封裝。第一部分介紹COMS基本電路、靜態(tài)恢復邏輯電路、靜態(tài)傳輸邏輯電路、動態(tài)恢復邏輯時序電路、模擬集成電路與模數(shù)混合電路。
    本書可以作為電子科學和通信與信息等學科高年級本科生和碩士生的教材，也可作為集成電路設(shè)計工程師的參考書。

書籍目錄

第1章 集成電路設(shè)計概述 1.1 集成電路（IC）的發(fā)展 1.2 當前國際集成電路技術(shù)發(fā)展趨勢 1.3 無生產(chǎn)線集成電路設(shè)計技術(shù) 1.4 代工工藝 1.5 芯片工程與多項目晶圓計劃 1.6 集成電路設(shè)計需要的知識范圍 1.7 集成電路設(shè)計相關(guān)的參考書、期刊和學術(shù)會議第2章 IC制造材料 2.1 概述 2.2 硅（Si） 2.3 砷化鎵(GaAs) 2.4 磷化銦(InP) 2.5 絕緣材料 2.6 金屬材料 2.7 多晶硅 2.8 材料系統(tǒng) 參考文獻第3章 IC制造工藝 3.1 外延生長(Epitaxy) 3.2 掩膜(Mask)的制版工藝 3.3 光刻(Lithography) 3.4 刻蝕(Etching) 3.5 摻雜 3.6 絕緣層的形成 3.7 金屬層的形成 參考文獻第4章 無源元件 4.1 互連線 4.2 電阻 4.3 電容 4.4 電感 4.5 分布參數(shù)元件 參考文獻第5章 IC有源元件與工藝流程 5.1 概述 5.2 雙極性硅工藝 5.3 HBT工藝 5.4 MESFET和HEMT工藝 5.5 MOS和相關(guān)的VLSI工藝 5.6 PMOS工藝 5.7 NMOS工藝 5.8 CMOS工藝 5.9 BiCMOS工藝 參考文獻第6章 MOS場效應(yīng)管特性 6.1 MOS場效應(yīng)管 6.2 MOS管的閾值電壓VT 6.3 影響VT值的四大因素 6.4 體效應(yīng) 6.5 MOSFET的溫度特性 6.6 MOSFET的噪聲 6.7 MOSFET尺寸按比例縮小(Scaling-down) 6.8 MOS器件的二階效應(yīng) 參考文獻第7章 采用SPICE的集成電路模擬 7.1 集成電路計算機輔助電路模擬程序SPICE 7.2 采用SPICE的電路設(shè)計流程 7.3 電路元件的SPICE輸入語句格式 7.4 電路特性分析指令與控制語句 7.5 SPICE電路輸入文件舉例 7.6 SPICE格式的電路圖(Schemetic)編輯 7.7 SPICE應(yīng)用經(jīng)驗 參考文獻第8章 IC版圖設(shè)計 8.1 工藝流程的定義 8.2 版圖設(shè)計規(guī)則 8.3 圖元(Instances) 8.4 版圖設(shè)計 8.5 版圖檢查 8.6 版圖數(shù)據(jù)的提交 參考文獻第9章 集成電路的測試和封裝 9.1 芯片在晶圓上的測試 9.2 芯片載體 9.3 芯片綁定 9.4 高速芯片封裝 9.5 混合集成與微組裝技術(shù) 參考文獻第10章 MOS基本電路第11章 CMOS靜態(tài)傳輸邏輯電路第12章 CMOS靜態(tài)恢復邏輯電路第13章 CMOS動態(tài)恢復邏輯電路第14章 時序電路第15章 模擬集成電路與模數(shù)混合集成電路參考文獻附錄A 附錄B附錄C 附錄D

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    集成電路設(shè)計基礎(chǔ) PDF格式下載

---