基于VHDL語(yǔ)言與QuartusII軟件的可編程邏輯器件應(yīng)用與開(kāi)發(fā)

內(nèi)容概要

　　本書(shū)內(nèi)容分為兩部分：第一部分（第1章-第7章）主要介紹基于可編程邏輯器件設(shè)計(jì)應(yīng)用系統(tǒng)所需要的基礎(chǔ)知識(shí)。其中包括：可編程邏輯器件的工作原理和類(lèi)型，ALTERA公司生產(chǎn)的復(fù)雜可編程邏輯器件和現(xiàn)場(chǎng)可編程門(mén)陣列器件；電子設(shè)計(jì)自動(dòng)化的概念，使用LTERA公司提供的可編程邏輯器件的集成開(kāi)發(fā)軟件QuartusⅡ進(jìn)行電路設(shè)計(jì)和調(diào)試的整個(gè)過(guò)程；利用硬件描述語(yǔ)言VHDI。編寫(xiě)設(shè)計(jì)代碼的基本結(jié)構(gòu)；VHDL的并行語(yǔ)句；VHDL的順序語(yǔ)句；向可編程邏輯器件下載設(shè)計(jì)文件的模式、相關(guān)電路和操作步驟；有限狀態(tài)機(jī)技術(shù)等?！　〉诙糠郑ǖ?章～第10章）主要介紹一些比較深入的知識(shí)以及如何利用前面～學(xué)習(xí)的基本知識(shí)實(shí)現(xiàn)應(yīng)用系統(tǒng)的設(shè)計(jì)。其中包括：Quartus Ⅱ可編程邏輯器件的集成開(kāi)發(fā)軟件中的原理圖輸入方式，開(kāi)發(fā)軟件提供的各種元件在電路設(shè)計(jì)中的使用，層次化設(shè)計(jì)的概念，利用這個(gè)概念可以把多個(gè)設(shè)計(jì)者完成的子系統(tǒng)組合成一個(gè)完整的系統(tǒng)；VHDL代碼中實(shí)現(xiàn)層次化設(shè)計(jì)的方法，元件、函數(shù)及過(guò)程等，這些能使代碼重復(fù)使用的方法，以提高設(shè)計(jì)效率并使得代碼結(jié)構(gòu)更加清晰；以及通過(guò)一個(gè)應(yīng)用系統(tǒng)（信號(hào)產(chǎn)生器）的設(shè)計(jì)過(guò)程，介紹如何把前面的基礎(chǔ)知識(shí)應(yīng)用于具體的工作之中?！　”緯?shū)可作為希望提高工程設(shè)計(jì)能力的學(xué)生以及準(zhǔn)備參加全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽的學(xué)生的訓(xùn)練指導(dǎo)書(shū)，也可作為高校相關(guān)專(zhuān)業(yè)的教材和工程技術(shù)人員的參考書(shū)。

書(shū)籍目錄

第1章　可編程邏輯器件　1.1　數(shù)字集成電路的分類(lèi)　1.2　標(biāo)準(zhǔn)邏輯器件　1.3　可編程邏輯器件　1.4　ALTERA公司的可編程邏輯器件　小結(jié)　習(xí)題第2章　QuartusⅡ開(kāi)發(fā)軟件　2.1　QuartusⅡ簡(jiǎn)介　2.2　QuartusⅡ集成開(kāi)發(fā)軟件的安裝　2.3　創(chuàng)建工程（Project）　2.4　設(shè)計(jì)的輸入　2.5　設(shè)計(jì)的編譯　2.6　設(shè)計(jì)的功能仿真　小結(jié)　習(xí)題第3章　VHDL程序的結(jié)構(gòu)　3.1　VHDL的產(chǎn)生及發(fā)展　3.2　VHDL程序的最簡(jiǎn)單結(jié)構(gòu)　3.3　實(shí)體　3.4　結(jié)構(gòu)體　3.5　VHDL程序的結(jié)構(gòu)　小結(jié)　習(xí)題第4章　并行語(yǔ)句　4.1　數(shù)據(jù)類(lèi)型　4.2　VHDL的運(yùn)算符　4.3　基于邏輯門(mén)的組合邏輯電路設(shè)計(jì)　4.4　并行語(yǔ)句　4.5　三態(tài)緩沖器　4.6　編碼器　4.7　譯碼器　4.8　數(shù)據(jù)選擇器與數(shù)據(jù)分配器　小結(jié)　習(xí)題第5章　順序語(yǔ)句第6章　可編程邏輯器件的編程/配置第7章　狀態(tài)機(jī)第8章　深入使用QuartusⅡ開(kāi)發(fā)軟件第9章　VHDL的深入使用第10章　信號(hào)產(chǎn)生器的設(shè)計(jì)參考文獻(xiàn)

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    基于VHDL語(yǔ)言與QuartusII軟件的可編程邏輯器件應(yīng)用與開(kāi)發(fā) PDF格式下載

---