Xilinx FPGA設(shè)計(jì)與實(shí)踐教程

內(nèi)容概要

　　本書系統(tǒng)講述了FPGA的軟硬件開發(fā)知識(shí)，并以Spartan-3開發(fā)套件為硬件平臺(tái)，配合經(jīng)典的實(shí)例應(yīng)用，使讀者能夠從硬件設(shè)計(jì)、軟件開發(fā)和系統(tǒng)設(shè)計(jì)等方面系統(tǒng)掌握FPGA的使用方法。
　　本書共四篇16章。第一篇為FPGA設(shè)計(jì)基礎(chǔ)與ISE開發(fā)基本流程，共2章，內(nèi)容包括PLD技術(shù)基礎(chǔ)，Xilinx
FPGA的開發(fā)、仿真以及實(shí)現(xiàn)整個(gè)流程。第二篇為數(shù)字電路設(shè)計(jì)基礎(chǔ)與Verilog
HDL描述，共5章，介紹了基于VerilogHDL的數(shù)字電路基礎(chǔ)、同步電路設(shè)計(jì)思想和高級(jí)技巧。第三篇為基于FPGA的接口開發(fā)，共5章，結(jié)合Xilinx
FPGA開發(fā)板，詳細(xì)講述了UART串口通信控制器、PS/2鍵盤，鼠標(biāo)接口控制器、VGA圖形圖像顯示控制器以及RAM接口控制器等案例的設(shè)計(jì)、開發(fā)以及驗(yàn)證。第四篇為基于FPGA的軟核微控制器PicoBlaze，共4章，以Pico
Blaze為例，介紹了PicoBlaze微處理器的軟硬件開發(fā)、中斷設(shè)計(jì)等。
　　本書可作為電子類、計(jì)算機(jī)類、自動(dòng)化類等相關(guān)專業(yè)研究生和高年級(jí)本科生教材或參考書，也可作為數(shù)字電路設(shè)計(jì)人員以及FPGA愛好者的參考書。

書籍目錄

第一篇 FPGA設(shè)計(jì)基礎(chǔ)與ISE開發(fā)基本流程
　第一章 FPGA設(shè)計(jì)基礎(chǔ)
　　1.1 FPGA的基本概念
　　1.2 可編程邏輯技術(shù)發(fā)展簡介
　　1.2.1 可編程技術(shù)發(fā)展演變過程
　　1.2.2 FPGA技術(shù)
　　1.3 FPGA器件編程技術(shù)
　　1.3.1 熔絲互連編程技術(shù)
　　1.3.2 基于反熔絲的編程技術(shù)
　　1.3.3 基于SRAM的可編程技術(shù)
　　1.3.4 基于FLASH或E2PROM的可編程技術(shù)
　　1.4 通用FPGA的構(gòu)成結(jié)構(gòu)
　　1.4.1 現(xiàn)代FPGA的基本邏輯單元
　　1.4.2 XilinxSpartan-3FPGA的基本結(jié)構(gòu)
　　1.5 XilinxFPGA的開發(fā)流程
　　1.6 FPGA技術(shù)的未來發(fā)展
　　本章小結(jié)
　　思考與練習(xí)
　第二章 ISE12.1 開發(fā)環(huán)境與S3開發(fā)板
　　2.1 ISE12.1 軟件綜述
　　2.1.1 ISE12.1 套件分類
　　2.1.2 ISE12.1 功能介紹
　　2.1.3 ISE12.1 用戶界面和菜單操作
　　2.2 S3開發(fā)板簡介
　　2.3 ISE開發(fā)流程
　　2.3.1 創(chuàng)建工程和設(shè)計(jì)輸入
　　2.3.2 創(chuàng)建TestBench并進(jìn)行RTL仿真
　　2.3.3 添加約束
　　2.3.4 綜合與實(shí)現(xiàn)
　　2.3.5 生成配置文件并對(duì)FPGA進(jìn)行配置
　　2.4 第三方開發(fā)工具
　　2.4.1 ModeISim介紹
　　2.4.2 在ModelSim中編譯Xilinx的器件庫
　　2.4.3 ModeISim功能仿真舉例
　　2.4.4 SynplifyPro介紹
　　2.4.5 關(guān)聯(lián)ISE和SynplifyPro
　　2.4.6 SynplifyPro使用流程
　　本章小結(jié)
　　思考與練習(xí)
第二篇 數(shù)字電路設(shè)計(jì)基礎(chǔ)與VerilogHDL描述
　第三章 VerilogHDL語言基礎(chǔ)
　　3.1 基本知識(shí)介紹
　　3.2 模塊結(jié)構(gòu)和編程框架
　　3.2.1 模塊的結(jié)構(gòu)
　　3.2.2 編程框架
　　3.3 數(shù)據(jù)類型和基本元素
　　3.3.1 基本概念
　　3.3.2 基本數(shù)據(jù)類型值
　　3.3.3 數(shù)據(jù)類型
　　3.3.4 常量
　　3.4 結(jié)構(gòu)化描述
　　3.5 TestBench簡介
　　本章小結(jié)
　　思考與練習(xí)
　第四章 組合邏輯設(shè)計(jì)
　　4.1 基本操作符
　　4.1.1 算術(shù)操作符
　　4.1.2 移位操作符
　　4.1.3 關(guān)系運(yùn)算符與相等運(yùn)算符
　　4.1.4 位操作、復(fù)制和邏輯操作運(yùn)算符
　　4.1.5 連接與復(fù)制運(yùn)算符
　　4.1.6 條件運(yùn)算符
　　4.1.7 位寬調(diào)整操作
　　4.1.8 關(guān)于Z和X的綜合
　　4.2 組合邏輯描述
　　4.2.1 使用always模塊描述組合邏輯
　　4.2.2 使用賦值語句描述組合邏輯
　　4.2 3 舉例說明
　　4.3 條件控制語句
　　4.3.1 if-else語句
　　4.3.2 case語句
　　4.3.3 casez和casex語句
　　4.3.4 “fullcase”和“parallelcase語句”
　　4.4 條件控制語句的布線結(jié)構(gòu)
　　4.4.1 優(yōu)先級(jí)布線網(wǎng)絡(luò)
　　4.4.2 多路選擇布線網(wǎng)絡(luò)
　　4.5 always語句的編程指導(dǎo)
　　4.6 工程實(shí)踐
　　4.6.1 十六進(jìn)制數(shù)到七段數(shù)碼管譯碼器
　　4.6.2 帶符號(hào)加法器設(shè)計(jì)
　　4.6.3 桶形移位器設(shè)計(jì)
　　本章小結(jié)
　　思考與練習(xí)
　第五章 時(shí)序邏輯設(shè)計(jì)
　　5.1 時(shí)序電路基礎(chǔ)
　　5.1.1 時(shí)序電路基本存儲(chǔ)單元
　　5.1.2 同步時(shí)序電路
　　5.1.3 時(shí)序電路分類
　　5.2 時(shí)序電路基本單元的HDL描述
　　5.2.1 D觸發(fā)器
　　5.2.2 寄存器
　　5.2.3 寄存器文件
　　5.3 簡單例程
　　5.3.1 移位寄存器
　　5.3.2 二進(jìn)制計(jì)數(shù)器和變量
　　5.4 時(shí)序電路的Test Bench
　　5.5 工程實(shí)踐
　　5.5.1 LED時(shí)序動(dòng)態(tài)選擇電路
　　5.5.2 秒表設(shè)計(jì)
　　5.5.3 FIFO緩沖器設(shè)計(jì)
　　本章小結(jié)
　　思考與練習(xí)
　第六章 時(shí)序狀態(tài)機(jī)設(shè)計(jì)
　　6.1 有限狀態(tài)機(jī)
　　6.1.1 Moore和Mealy狀態(tài)機(jī)
　　6.1.2 有限狀態(tài)機(jī)的描述方式
　　6.1.3 有限狀態(tài)機(jī)的HDL開發(fā)
　　6.2 狀態(tài)機(jī)設(shè)計(jì)實(shí)例
　　6.2.1 上升沿檢測電路
　　6.2.2 按鍵防抖動(dòng)電路
　　6.2.3 電路硬件驗(yàn)證
　　6.3 帶數(shù)據(jù)路徑的狀態(tài)機(jī)(FSMD)
　　6.3.1 簡單寄存器傳輸操作
　　6.3.2 FSMD狀態(tài)描述
　　6.3.3 FSMD的模塊框圖
　　6.4 FSMD的HDL代碼開發(fā)
　　6.4.1 基于FSMD描述的按鍵防抖動(dòng)電路
　　6.4.2 顯性描述數(shù)據(jù)路徑
　　6.4.3 隱含描述數(shù)據(jù)路徑
　　6.5 設(shè)計(jì)舉例
　　……
第三篇 基于FPGA的接口開發(fā)
第四篇 基于FPGA的軟核微控制器PicoBlaze
參考文獻(xiàn)

章節(jié)摘錄

版權(quán)頁：插圖：Verilog語言可以用來描述復(fù)雜的大型數(shù)字系統(tǒng)的各個(gè)層次的設(shè)計(jì)，所以功能上是非常強(qiáng)大的。而作為本書講述Verilog語言的目的在于講述如何用它來進(jìn)行硬件電路的設(shè)計(jì)，而不是對(duì)Verilog語言本身的研究，所以不會(huì)像別的教程一樣覆蓋Verilog的方方面面，而只是通過最簡捷的方式引導(dǎo)讀者迅速掌握設(shè)計(jì)的精髓。在實(shí)際工程應(yīng)用中，我們需要掌握Verilog語言的精華部分就足已了，也就是通常我們所說的，語言僅僅是一種描述方式，和開發(fā)工具沒有兩樣，而重要的是數(shù)字電路的設(shè)計(jì)思想和設(shè)計(jì)方法。Verilog語法和C語言非常相似，這樣一來對(duì)我們有好處也有壞處，好處在于我們有了C語言的基礎(chǔ)，上手起來非常容易，所以很容易掌握它的語法，而壞處在于我們可萬萬不能用C語言的設(shè)計(jì)思路進(jìn)行Verilog語言的設(shè)計(jì)，因?yàn)閂erilog語言是一種硬件描述語言，其最大的特點(diǎn)在于硬件電路的并行執(zhí)行特性，不像C語言是面向過程來執(zhí)行的，所以這中間有一些細(xì)微的差別，往往會(huì)導(dǎo)致初學(xué)者在設(shè)計(jì)時(shí)達(dá)不到自己想要的結(jié)果。我們要帶著設(shè)計(jì)硬件電路的初衷來學(xué)習(xí)Verilog的描述方法。在本書中，將語言描述和實(shí)際電路緊密結(jié)合，自始至終都貫穿著代碼設(shè)計(jì)結(jié)構(gòu)清晰、可綜合性強(qiáng)、良好的編碼風(fēng)格等原則，這樣更有利于讀者更快地掌握這門語言的精髓而少走彎路。學(xué)習(xí)一門語言最快速的方法就是立即使用它進(jìn)行編程。我們首先用一個(gè)最簡單的比較器來描述Verilog程序的框架，在描述中僅僅使用邏輯操作符來描述門級(jí)的組合邏輯。這樣也有利于讀者對(duì)VerilogHDL硬件描述功能的深刻理解。本章我們采用門級(jí)電路做入門描述，目標(biāo)在于理解VerilogHDL語言描述的結(jié)構(gòu)和方法。在第四章中我們還將詳細(xì)介紹Verilog的相關(guān)細(xì)節(jié)，包括運(yùn)算操作符、結(jié)構(gòu)組成以及寄存器級(jí)的組合邏輯描述等。

編輯推薦

《Xilinx FPGA設(shè)計(jì)與實(shí)踐教程》是XILINX大學(xué)合作計(jì)劃指定教材。

圖書封面

圖書標(biāo)簽Tags

無

評(píng)論、評(píng)分、閱讀與下載

---

    Xilinx FPGA設(shè)計(jì)與實(shí)踐教程 PDF格式下載

---