SoC設(shè)計(jì)方法與實(shí)現(xiàn)

內(nèi)容概要

本書是普通高等教育“十一五”國家級規(guī)劃教材。本書結(jié)合SoC設(shè)計(jì)的整體流程，對SoC設(shè)計(jì)方法學(xué)及如何實(shí)現(xiàn)進(jìn)行了全面介紹。全書共分14章，主要內(nèi)容包括：SoC的設(shè)計(jì)流程、SoC的架構(gòu)設(shè)計(jì)、電子級系統(tǒng)設(shè)計(jì)、IP核的設(shè)計(jì)與選擇、RTL代碼編寫指南、先進(jìn)的驗(yàn)證方法、低功耗設(shè)計(jì)技術(shù)、可測性設(shè)計(jì)技術(shù)及后端設(shè)計(jì)的挑戰(zhàn)。書中不僅融入了很多來自于工業(yè)界的實(shí)踐經(jīng)驗(yàn)，而且介紹了SoC設(shè)計(jì)領(lǐng)域的最新成果，可以幫助讀者掌握工業(yè)化的解決方案，使讀者能夠及時(shí)了解SoC設(shè)計(jì)方法的最新進(jìn)展。　　本書可以作為電子、計(jì)算機(jī)等專業(yè)高年級及研究生的教材，也可以作為集成電路設(shè)計(jì)工程師的技術(shù)參考書。

書籍目錄

第1章　SoO設(shè)計(jì)緒論  1.1　微電子技術(shù)概述    1.1.1　集成電路的發(fā)展    1.1.2　集成電路產(chǎn)業(yè)分工  1.2　SOC概述    1.2.1　什么是SoC    1.2.2　SoC的構(gòu)成    1.2.3　SoC的優(yōu)勢  1.3  SOC設(shè)計(jì)的發(fā)展趨勢及面臨的挑戰(zhàn)    1.3.1  SoC設(shè)計(jì)技術(shù)的發(fā)展與挑戰(zhàn)    1.3.2  SoC設(shè)計(jì)方法的發(fā)展與挑戰(zhàn)    1.3.3　未來的SoC　本章參考文獻(xiàn)第2章　SoC設(shè)計(jì)流程　2.1　軟、硬件協(xié)同設(shè)計(jì)    2.1.1　軟、硬件協(xié)同設(shè)計(jì)方法　2.2　基于標(biāo)準(zhǔn)單元的SOC芯片設(shè)計(jì)流程    2.2.1　設(shè)計(jì)流程　本章參考文獻(xiàn)第3章　SoO設(shè)計(jì)與EDA工具　3.1　電子系統(tǒng)級設(shè)計(jì)與工具　3.2　驗(yàn)證的分類及相關(guān)工具    3.2.1　驗(yàn)證方法的分類    3.2.2　動態(tài)驗(yàn)證及相關(guān)工具    3.2.3　靜態(tài)驗(yàn)證及相關(guān)工具　3.3　邏輯綜合及綜合工具　　3.3.1　EDA工具的綜合流程　　3.3.2　EDA工具的綜合策略　  3.3.3　優(yōu)化策略　  3.3.4　常用的邏輯綜合工具　3.4　可測性設(shè)計(jì)與工具　  3.4.1　測試和驗(yàn)證的區(qū)別　  3.4.2　常用的可測性設(shè)計(jì)　3.5　布局布線與工具    3.5.1　EDA工具的布局布線流程    3.5.2　布局布線工具的發(fā)展趨勢  3.6　物理驗(yàn)證/參數(shù)提取與相關(guān)的工具    3.6.1　物理驗(yàn)證的分類    3.6.2　參數(shù)提取  3.7　著名EDA公司與工具介紹  3.8　EDA工具的發(fā)展趨勢  本章參考文獻(xiàn)第4章　SoC架構(gòu)設(shè)計(jì)及電子系統(tǒng)級設(shè)計(jì)  4.1　SOC中常用的處理器和DSP  4.2　SCC中常用的總線  4.3　SOC中典型的存儲器  4.4　多核SOC的架構(gòu)設(shè)計(jì)    4.4.1　可用的并發(fā)性    4.4.2　多處理器S。C設(shè)計(jì)中的架構(gòu)選擇　　4.4.3　一種典型的多核soc——TI的開放式多媒體應(yīng)用平臺架構(gòu)  4.5　SOC中的軟件結(jié)構(gòu)  4.6　電子系統(tǒng)級(ESL)設(shè)計(jì)    4.6.1　ESL發(fā)展的背景    4.6.2　ESL設(shè)計(jì)基本概念　　4.6.3　ESL設(shè)計(jì)階段及目標(biāo)    4.6.4　EsL設(shè)計(jì)的流程    4.6.5　ESL設(shè)計(jì)的特點(diǎn)　　4.6.6　ESL設(shè)計(jì)的核心——事務(wù)級建?！　?.6.7　事務(wù)級建模語言簡介及設(shè)計(jì)實(shí)例    4.6.8　ESL設(shè)計(jì)的挑戰(zhàn)　本章參考文獻(xiàn)第5章　IP復(fù)用的設(shè)計(jì)方法　5.1　IP的基本概念和IP分類    5.1.1 IP的定義    5.1.2 IP的分類    5.1.3　基于IP的可重用平臺　5.2 　IP設(shè)計(jì)流程    5.2.1　設(shè)計(jì)目標(biāo)    5.2.2　設(shè)計(jì)流程　5.3　IP的驗(yàn)證　5.4　IP核的選擇　5.5　IP市場　5.6　IP復(fù)用技術(shù)面臨的挑戰(zhàn)　5.7　IP標(biāo)準(zhǔn)組織　本章參考文獻(xiàn)第6章　RTL代碼編寫指南第7章　同步電路設(shè)計(jì)及其與異步信號交互的問題第8章　綜合策略與靜態(tài)時(shí)序分析方法第9章　SoC功能驗(yàn)證第10章　可測性設(shè)計(jì)第11章　低功耗設(shè)計(jì)第12章　后端設(shè)計(jì)第13章　SoC中數(shù)據(jù)?；旌闲盘朓P的設(shè)計(jì)與集成第14章　I/O環(huán)的設(shè)計(jì)和芯片封裝附錄A　實(shí)驗(yàn)——基于ARM7TDMI處理器的SOC設(shè)計(jì)附錄B　項(xiàng)目進(jìn)度管理附錄C　嵌入式系統(tǒng)設(shè)計(jì)

編輯推薦

　　《SoC設(shè)計(jì)方法與實(shí)現(xiàn)》可以作為電子、計(jì)算機(jī)等專業(yè)高年級本科生及研究生的教材，也可以作為集成電路設(shè)計(jì)工程師的技術(shù)參考書。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    SoC設(shè)計(jì)方法與實(shí)現(xiàn) PDF格式下載

---