編寫測(cè)試平臺(tái)

內(nèi)容概要

　　 驗(yàn)證是制造出功能正確的芯片的必要步驟，是一個(gè)證明設(shè)計(jì)思路是如何實(shí)現(xiàn)的過程。本書首先介紹驗(yàn)證的基本概念和各種工具，驗(yàn)證的重要性和代價(jià)，比較了不同的驗(yàn)證方法，以及測(cè)試和驗(yàn)證的區(qū)別。然后從方法學(xué)的角度探討了驗(yàn)證的策略和層次，介紹了覆蓋率模型和如何制定完整的驗(yàn)證計(jì)劃。在驗(yàn)證的方法和技術(shù)方面，本書引入了硬件驗(yàn)證語言（HVL），討論了使用行為描述進(jìn)行高層次建模的方法，介紹了施加激勵(lì)和監(jiān)視響應(yīng)的技術(shù)，以及通過使用總線功能模型把物理層次的事務(wù)抽象為更高層次的過程，并結(jié)合各種測(cè)試語言講解了仿真管理的各個(gè)要素。本書提出了覆蓋率驅(qū)動(dòng)的受約束的隨機(jī)事務(wù)級(jí)自檢驗(yàn)測(cè)試平臺(tái)，并圍繞這種結(jié)構(gòu)對(duì)其中各個(gè)部分原理及設(shè)計(jì)要素進(jìn)行了系統(tǒng)的討論。本書還介紹了如何編寫自檢驗(yàn)測(cè)試平臺(tái)、設(shè)計(jì)基于總線功能模型的隨機(jī)激勵(lì)發(fā)生器。    本書適合于從事ASIC、SoC及系統(tǒng)設(shè)計(jì)與驗(yàn)證的人員閱讀。

書籍目錄

第1章  什么是驗(yàn)證  1.1  什么是測(cè)試平臺(tái)  1.2  驗(yàn)證的重要性  1.3  恢復(fù)模型  1.4  人為因素  1.5  驗(yàn)證的對(duì)象是什么  1.6  功能驗(yàn)證的方法  1.7  測(cè)試與驗(yàn)證的比較  1.8  設(shè)計(jì)與驗(yàn)證的重用  1.9  驗(yàn)證的成本  1.10  小結(jié)第2章  驗(yàn)證工具  2.1  lint工具  2.2  仿真器  2.3  知識(shí)產(chǎn)權(quán)的驗(yàn)證  2.4  波形瀏覽器  2.5  代碼覆蓋  2.6  功能覆蓋  2.7  驗(yàn)證語言  2.8  斷言  2.9  版本控制  2.10  問題追蹤  2.11  數(shù)據(jù)  2.12  小結(jié)第3章  驗(yàn)證計(jì)劃  3.1  驗(yàn)證計(jì)劃的作用  3.2  驗(yàn)證的層次  3.3  驗(yàn)證策略  3.4  從設(shè)計(jì)規(guī)范到功能  3.5  直接的測(cè)試平臺(tái)方法  3.6  覆蓋率驅(qū)動(dòng)的可約束的隨機(jī)驗(yàn)證方法  3.7  小結(jié)第4章  高層次建模  4.1  行為級(jí)與RTL級(jí)的思考  4.2  必須要有設(shè)計(jì)風(fēng)格  4.3  行為級(jí)代碼的結(jié)構(gòu)  4.4  數(shù)據(jù)抽象  4.5  面向?qū)ο蟮木幊? 4.6  面向方面編程  4.7  并行仿真引擎  4.8  競(jìng)爭(zhēng)狀態(tài)  4.9  Verilog可移植性問題  4.10  小結(jié)第5章  激勵(lì)與響應(yīng)  5.1  參考信號(hào)  5.2  簡(jiǎn)單的激勵(lì)  5.3  簡(jiǎn)單的輸出  5.4  復(fù)雜的激勵(lì)  5.5  總線功能模型  5.6  響應(yīng)監(jiān)測(cè)器  5.7  事務(wù)層接口  5.8  小結(jié)第6章  測(cè)試平臺(tái)的結(jié)構(gòu)  6.1  測(cè)試接口  6.2  VHDL測(cè)試接口  6.3  設(shè)計(jì)的配置  6.4  自檢驗(yàn)的測(cè)試平臺(tái)  6.5  直接激勵(lì)  6.6  隨機(jī)激勵(lì)  6.7  小結(jié)第7章  仿真管理  7.1  行為模型  7.2  成功還是失敗  7.3  仿真管理  7.4  回退  7.5  小結(jié)附錄A  編碼準(zhǔn)則附錄B  術(shù)語

圖書封面

圖書標(biāo)簽Tags

無

評(píng)論、評(píng)分、閱讀與下載

---

    編寫測(cè)試平臺(tái) PDF格式下載

---