基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)

內(nèi)容概要

　　本書首先介紹FPGA技術(shù)的一般概念及其發(fā)展歷程，透徹分析了嵌入式系統(tǒng)的概念，著重介紹了目前炙手可熱的嵌入式系統(tǒng)設(shè)計(jì)及其在電子工程領(lǐng)域中正被日益廣泛應(yīng)用的SOPC（片上可編程系統(tǒng)）解決方案及其技術(shù)?！　”緯鴥?nèi)容包括：FPGA與嵌入式系統(tǒng)的一般概念；主流硬件描述語言 VerilogHDL和VHDL的介紹；FPGA主要設(shè)計(jì)流程中各個(gè)環(huán)節(jié)中最優(yōu)秀的工具使用向?qū)В粡脑砩显O(shè)計(jì)一個(gè)RISC CPU；著重介紹SOPC技術(shù)中的最流行的兩個(gè)嵌入式CPU軟核NIOS和NIOS II的設(shè)計(jì)向?qū)В约芭c其緊密相關(guān)的操作系統(tǒng)的移植和系統(tǒng)的編程和配置技術(shù)；深入地剖析了往往被廣大設(shè)計(jì)者所忽略的 FPGA嵌入式系統(tǒng)設(shè)計(jì)的同步設(shè)計(jì)問題，并且以兩個(gè)非常典型的實(shí)例進(jìn)行說明；同時(shí)也對(duì)PicoBlaze處理器IP核的開發(fā)與應(yīng)用進(jìn)行了介紹?！　”緯⒆阌趯?shí)踐，可以作為電子類各專業(yè)本科生和研究生的教學(xué)用書，也可供電子類相關(guān)領(lǐng)域工程技術(shù)人員以及電子工程類各專業(yè)學(xué)生參考。

書籍目錄

第1章 概述1.1 EDA技術(shù)及其特征1.1.1 EDA技術(shù)基本概念1.1.2 EDA技術(shù)實(shí)現(xiàn)目標(biāo)1.1.3 EDA技術(shù)的特征1.1.4 EDA的基本工具1.2 EDA技術(shù)的發(fā)展歷程1.3 FPGA與CPLD簡(jiǎn)介1.3.1 引言1.3.2 早期的PLD1.3.3 CPLD簡(jiǎn)介1.3.4 FPGA簡(jiǎn)介1.3.5 其他類型的FPGA和PLD1.3.6 選擇CPLD還是FPGA?1.4 EDA技術(shù)中幾個(gè)重要的概念第2章 常用的FPGA與嵌入式系統(tǒng)器件2.1 PLD廠商概述2.2 Altera公司器件2.2.1 主流PLD產(chǎn)品2.2.2 主流FPGA產(chǎn)品2.2.3 FPGA配置芯片2.2.4 NoisⅡ軟處理器2.3 Xilinx公司器件2.3.1 主流PLD產(chǎn)品2.3.2主流FPGA產(chǎn)品2.4 Lattice公司器件2.4.1 主流PLD產(chǎn)品2.4.2 主流FPGA產(chǎn)品2.4.3 數(shù)模混合產(chǎn)品2.5 Actel公司器件2.6 QuickLogic公司器件第3章 硬件描述教程3.1 HDL的現(xiàn)狀與發(fā)展3.1.1 HDL發(fā)展?fàn)顩r3.1.2 幾種代表性的HDL語言3.1.3 各種HDL的體系結(jié)構(gòu)和設(shè)計(jì)方法3.1.4 目前可取可行的策略和方式3.1.5 國內(nèi)發(fā)展的戰(zhàn)略選擇3.2 Verilog語言3.2.1 Verilog語言要素3.2.2 Verilog表達(dá)式3.2.3 模塊3.2.4 延遲3.2.5 數(shù)據(jù)流描述方式3.2.6 結(jié)構(gòu)化描述方式3.2.7 混合設(shè)計(jì)描述方式3.2.8 設(shè)計(jì)模擬3.2.9 行為描述方式3.3 VHDL3.3.1 VHDL的基本結(jié)構(gòu)3.3.2 VHDL的設(shè)計(jì)實(shí)體3.3.3 VHDL中的對(duì)象和數(shù)據(jù)類型3.3.4 行為描述3.3.5 結(jié)構(gòu)描述3.4 Vetilog與VHDL比較3.5 HDL編程風(fēng)格3.5.1 文件頭和修訂列表3.5.2 命名規(guī)則3.5.3 HDL編碼指導(dǎo)3.5.4 Verilog編碼指導(dǎo)原則3.5.5 VHDL代碼指導(dǎo)原則第4章 FPGA設(shè)計(jì)工具介紹4.1 QuartusⅡ綜合IDE的使用4.1.1 頂層VHDL文件設(shè)計(jì)4.1.2 正弦信號(hào)數(shù)據(jù)ROM定制4.2 DSP Builder設(shè)計(jì)向?qū)?.2.1 可控正弦信號(hào)發(fā)生器設(shè)計(jì)4.2.2 MATLAB窗口使用嵌入式邏輯分析儀SignalTapⅡ（自動(dòng)設(shè)計(jì)流程）4.3 使用ModelSim進(jìn)行設(shè)計(jì)仿真4.3.1 啟動(dòng)ModelSim4.3.2 建立仿真工程項(xiàng)目4.3.3 編輯仿真4.3.4 裝載仿真模塊和仿真庫4.3.5 執(zhí)行仿真第5章 FPGA與嵌入式系統(tǒng)5.1 嵌人式系統(tǒng)的定義與發(fā)展歷史5.1.1 現(xiàn)代計(jì)算機(jī)的技術(shù)發(fā)展5.1.2 嵌入式系統(tǒng)的定義與特點(diǎn)5.1.3 嵌入式系統(tǒng)的獨(dú)立發(fā)展道路5.1.4 嵌入式系統(tǒng)的兩種應(yīng)用模式5.2 嵌入式系統(tǒng)的基本特征5.2.1 嵌入式系統(tǒng)工業(yè)是不可壟斷的高度分散的工業(yè)5.2.2 嵌入式系統(tǒng)具有的產(chǎn)品特征5.2.3 嵌入式系統(tǒng)軟件的特征5.2.4 嵌入式系統(tǒng)需要專用開發(fā)工具和環(huán)境5.2.5 嵌入式系統(tǒng)軟件需要RTOS開發(fā)平臺(tái)5.3 嵌入式系統(tǒng)的基本組成5.4 嵌入式處理器的分類5.4.1 嵌入式微處理器5.4.2 嵌入式微控制器5.4.3 嵌入式DSP處理器5.4.4 嵌入式片上系統(tǒng)5.4.5 RTOS5.5 FPGA在嵌入式系統(tǒng)中的地位和作用5.5.1 在FPGA中實(shí)現(xiàn)RISC處理器內(nèi)核5.5.2 在FPGA中實(shí)現(xiàn)高速DSP算法5.5.3 在FPGA中嵌入ASIC模塊5.5.4 在FPGA中實(shí)現(xiàn)數(shù)字IP Core5.6 基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)方法第6章 IP內(nèi)核復(fù)用與SoC和SOPC6.1 IP內(nèi)核基本概念與現(xiàn)狀6.1.1 IP內(nèi)核基本概念6.1.2 IP內(nèi)核產(chǎn)業(yè)的三類主體6.1.3 設(shè)計(jì)復(fù)用相關(guān)的組織6.1.4 IP內(nèi)核的現(xiàn)狀6.2 Soc單片系統(tǒng)6.2.1 CoreConnect總線6.2.2 AMBA總線6.2.3 Wishbone總線6.3 SOPC及其技術(shù)6.3.1 基于FPGA嵌入IP硬核的SOPC系統(tǒng)6.3.2 基于FPGA嵌入IP軟核的SOPC系統(tǒng)6.3.3 基于HardCopy技術(shù)的SOPC系統(tǒng)6.4 基于FPGA和SOPC技術(shù)的處理器6.5 基于FPGA和SOPC技術(shù)的DSP6.6 FFT MegaCore核函數(shù)6.6.1 FFT MegaCore核函數(shù)簡(jiǎn)介6.6.2 FFT MegaCore核函數(shù)的應(yīng)用6.6.3 FFT MegaCore核函數(shù)規(guī)范第7章 簡(jiǎn)化RISC CPU設(shè)計(jì)7.1 RISC CPU結(jié)構(gòu)7.1.1 時(shí)鐘發(fā)生器7.1.2 指令寄存器7.1.3 累加器7.1.4 算術(shù)運(yùn)算器7.1.5 數(shù)據(jù)控制器7.1.6 地址多路器7.1.7 程序計(jì)數(shù)器7.1.8 狀態(tài)控制器7.1.9 外圍模塊7.2 RISC CPU尋址方式和指令系統(tǒng)7.3 RISC CPU模塊的調(diào)試7.3.1 RISC CPU模塊的前仿真7.3.2 RISC CPU模塊的綜合7.3.3 RISC CPU模塊的優(yōu)化與布局布線第8章 Nios嵌入式系統(tǒng)開發(fā)向?qū)?.1 Nios軟硬件開發(fā)流程8.2 Nios硬件開發(fā)流程8.2.1 新建SOPC設(shè)計(jì)項(xiàng)目8.2.2 基本SOPC系統(tǒng)介紹8.2.3 加入Nios CPU Core8.2.4 加入boot-monitor-rom8.2.5 加入U(xiǎn)ART8.2.6 加入Timer8.2.7 加入Button PIO8.2.8 加入Led PIO8.2.9 加入數(shù)碼管PIO8.2.10 加入Avalon三態(tài)總線橋8.2.11 加入SRAM8.2.12 加入Flash8.2.13 Flash ROM鎖定地址8.2.14 調(diào)整所有存儲(chǔ)器的地址8.3 SOPC整體系統(tǒng)生成8.4 Nios硬件系統(tǒng)生成8.4.1 設(shè)置編譯SOlPC系統(tǒng)8.4.2 下載完成8.5 MicroC／OS-Ⅱ在NiOs上的移植8.5.1 MicroC／OS-Ⅱ簡(jiǎn)介8.5.2 MicroC／OS-Ⅱ的移植8.5.3 NioS處理器8.5.4 移植工作8.5.5 內(nèi)核測(cè)試8.6 Nios軟核處理器的uClinux的移植8.6.1 引導(dǎo)程序U—boOt的移植8.6.2 uClinux移植第9章 NiosⅡ與嵌入式操作系統(tǒng)移植9.1 NiosⅡ簡(jiǎn)介9.1.1 NiosⅡ處理器的特點(diǎn)9.1.2 NiosⅡ處理器的優(yōu)點(diǎn)9.1.3 NicsⅡ處理器的系統(tǒng)組成9.2 NiosⅡ快速入門9.2.1 建立NioSⅡ系統(tǒng)9.2.2 編寫程序9.2.3 編譯整個(gè)項(xiàng)目9.2.4 下載與測(cè)試9.3 在NiosⅡ上運(yùn)行MicroC／OS-Ⅱ程序9.3.1 軟硬件要求9.3.2 軟硬件設(shè)計(jì)文件9.3.3 MicroC／OSⅡ工程設(shè)計(jì)第10章 PieoBlaze處理器IP Core的原理與應(yīng)用10.1 概述10.2 PicoBlaze原理與結(jié)構(gòu)分析10.3 PicoBlaze的指令集和調(diào)試器10.4 PicoBlaze的應(yīng)用系統(tǒng)設(shè)計(jì)第11章 FPGA在嵌入式系統(tǒng)應(yīng)用中的配置11.1 配置的基本概念11.1.1 FPGA配置的必要性11.1.2 FPGA配置種類11.1.3 FPGA器件的配置方式和配置文件11.2 PS配置11.2.1 PS配置基本概念11.2.2 配置電路結(jié)構(gòu)和原理11.2.3 軟件設(shè)計(jì)11.3 采用單片機(jī)的配置方法11.3.1 PLD的配置原理11.3.2 用WINBOND78E58單片機(jī)配置PLD11.4 基于EPM7128的主動(dòng)和被動(dòng)配置11.4.1 時(shí)鐘驅(qū)動(dòng)模塊設(shè)計(jì)11.4.2 地址指針模塊11.4.3 移位寄存器模塊11.4.4 數(shù)據(jù)計(jì)數(shù)器模塊11.4.5 復(fù)位計(jì)數(shù)器模塊11.4.6 配置控制器模塊第12章 嵌入式系統(tǒng)FPGA同步設(shè)計(jì)12.1 建立時(shí)間與保持時(shí)間12.2 如何提高同步系統(tǒng)中的工作時(shí)鐘12.2.1 通過改變走線的方式來減小延時(shí)12.2.2 通過拆分組合邏輯的方法來減小延時(shí)12.2.3 不同時(shí)鐘域之間的同步12.3 FPGA內(nèi)部時(shí)鐘處理的常見設(shè)計(jì)方法12.3.1 倍頻12.3.2 分頻12.3.3 Xilinx器件、Altera器件對(duì)差分時(shí)鐘輸入的不同處理12.4 案例一：異步FIFO的設(shè)計(jì)12.4.1 異步FIFO的設(shè)計(jì)原理12.4.2 采用格雷碼進(jìn)行異步FIFO的設(shè)計(jì)12.4.3 異步FIFO的結(jié)構(gòu)組成12.4.4 異步FIFO的HDL實(shí)現(xiàn)12.4.5 異步FIFO的仿真與RTL級(jí)電路結(jié)構(gòu)12.5 案例二：交織器與反交織器的設(shè)計(jì)12.5.1 交織的基本思想12.5.2 矩陣轉(zhuǎn)置法交織12.5.3 采用FSM設(shè)計(jì)交織器12.5.4 影響交織器時(shí)鐘因素的探討12.5.5 交織器的mL實(shí)現(xiàn)12.5.6 交織器的仿真與RTL電路結(jié)構(gòu)參考文獻(xiàn)

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    基于FPGA的嵌入式系統(tǒng)設(shè)計(jì) PDF格式下載

---