數(shù)字邏輯電路實(shí)驗(yàn)·設(shè)計(jì)·仿真

內(nèi)容概要

　　《電子電路實(shí)驗(yàn)系列教材·數(shù)字邏輯電路：實(shí)驗(yàn)、設(shè)計(jì)、仿真》內(nèi)容主要包括：集成邏輯門(mén)電路參數(shù)的測(cè)試、集成門(mén)電路的基本應(yīng)用、組合邏輯電路的測(cè)試與應(yīng)用、集成觸發(fā)器、時(shí)序電路實(shí)驗(yàn)、時(shí)基電路555的功能及應(yīng)用、A/D和D/A實(shí)驗(yàn)、隨機(jī)存取存儲(chǔ)器的選擇和讀取、CPLD/FPGA的應(yīng)用“系列”。每一個(gè)“系列”包含幾個(gè)實(shí)驗(yàn)可供學(xué)生選擇。附錄部分介紹了常用芯片TTL門(mén)、CMOS門(mén)的引腳、QuartusⅡ6.0使用簡(jiǎn)介、Altera公司的DE2板的組成、結(jié)構(gòu)及說(shuō)明。　　《電子電路實(shí)驗(yàn)系列教材·數(shù)字邏輯電路：實(shí)驗(yàn)、設(shè)計(jì)、仿真》的內(nèi)容遵循了由淺入深、由基本實(shí)驗(yàn)到綜合實(shí)驗(yàn)的原則，安排較為合理，整個(gè)實(shí)驗(yàn)既包含了經(jīng)典的數(shù)字邏輯部分內(nèi)容的實(shí)驗(yàn)，又包含了FPGA/CPLD內(nèi)容的實(shí)驗(yàn)，并且實(shí)驗(yàn)的方法和手段更合理，更適合實(shí)驗(yàn)教學(xué)。《電子電路實(shí)驗(yàn)系列教材·數(shù)字邏輯電路：實(shí)驗(yàn)、設(shè)計(jì)、仿真》力求注重基本知識(shí)的加強(qiáng)同先進(jìn)技術(shù)FPGA/CPLD（可編程邏輯器件）的結(jié)合，更側(cè)重于指導(dǎo)學(xué)生如何做實(shí)驗(yàn)、如何為設(shè)計(jì)提供幫助，并能培養(yǎng)學(xué)生自主學(xué)習(xí)的能力和分析、解決問(wèn)題的能力，能很好地服務(wù)于“數(shù)字邏輯”這門(mén)課程，又能為后續(xù)課程打好基礎(chǔ)。　　《電子電路實(shí)驗(yàn)系列教材·數(shù)字邏輯電路：實(shí)驗(yàn)、設(shè)計(jì)、仿真》可作為高等學(xué)校工科電子信息工程、通信工程、自動(dòng)化、電子科學(xué)技術(shù)、測(cè)控技術(shù)與儀器等專業(yè)的“數(shù)字邏輯電路實(shí)驗(yàn)”課程教材使用，也可作為電子工程技術(shù)工作者的自學(xué)參考書(shū)。

書(shū)籍目錄

實(shí)驗(yàn)要求數(shù)字電路實(shí)驗(yàn)基本知識(shí)實(shí)驗(yàn)系列一 集成邏輯門(mén)電路參數(shù)的測(cè)試實(shí)驗(yàn)1.1 TTL集成邏輯門(mén)的邏輯功能與參數(shù)測(cè)試實(shí)驗(yàn)1.2 基本邏輯門(mén)電路的驅(qū)動(dòng)能力測(cè)試實(shí)驗(yàn)1.3 CMOS門(mén)電路測(cè)試實(shí)驗(yàn)1.4 集電極開(kāi)路門(mén)（OC門(mén)）和三態(tài)門(mén)（TSL門(mén)）實(shí)驗(yàn)i.5 TTL與CMOS相互連接實(shí)驗(yàn)實(shí)驗(yàn)系列二 集成門(mén)電路的基本應(yīng)用實(shí)驗(yàn)2.1 基本邏輯門(mén)功能及信號(hào)合成輸出的測(cè)試實(shí)驗(yàn)2.2 組合邏輯中的競(jìng)爭(zhēng)冒險(xiǎn)實(shí)驗(yàn)系列三 組合邏輯電路的測(cè)試與應(yīng)用實(shí)驗(yàn)3.1 編碼器、譯碼器及其應(yīng)用實(shí)驗(yàn)3.2 數(shù)據(jù)選擇器及其應(yīng)用實(shí)驗(yàn)3.3 半加器、全加器及其應(yīng)用實(shí)驗(yàn)系列四 集成觸發(fā)器實(shí)驗(yàn)4.1 基本觸發(fā)器實(shí)驗(yàn)4.2 觸發(fā)器的應(yīng)用實(shí)驗(yàn)系列五 時(shí)序電路實(shí)驗(yàn)實(shí)驗(yàn)5.1 集成同步計(jì)數(shù)器和集成異步計(jì)數(shù)器的應(yīng)用（計(jì)數(shù)，分頻，定時(shí)）實(shí)驗(yàn)5.2 順序脈沖和序列脈沖發(fā)生器實(shí)驗(yàn)系列六 時(shí)基電路555的功能及應(yīng)用實(shí)驗(yàn)6.1 555時(shí)基電路實(shí)驗(yàn)6.2 555時(shí)基電路的應(yīng)用實(shí)驗(yàn)系列七 A/D和D/A實(shí)驗(yàn)實(shí)驗(yàn)7.1 A/D轉(zhuǎn)換實(shí)驗(yàn)7.2 D/A轉(zhuǎn)換實(shí)驗(yàn)系列八 隨機(jī)存取存儲(chǔ)器的選擇和讀取實(shí)驗(yàn)8.1 SRAM6116存儲(chǔ)器及其應(yīng)用實(shí)驗(yàn)8.2 RAM容量的擴(kuò)展實(shí)驗(yàn)系列九 CPLD/FPGA的應(yīng)用實(shí)驗(yàn)9.1 動(dòng)態(tài)掃描顯示系統(tǒng)的研究與設(shè)計(jì)實(shí)驗(yàn)9.2 基于CPLD/FPGA交通燈的控制研究和設(shè)計(jì)實(shí)驗(yàn)9.3 可定時(shí)的八路數(shù)顯搶答器的研究和設(shè)計(jì)附錄1 常用芯片引腳圖附錄2 QuartusⅡ 6.0使用簡(jiǎn)介附錄3 DE2板的組成、結(jié)構(gòu)及說(shuō)明附錄4 八路數(shù)顯搶答器原理圖附錄5 可預(yù)置定時(shí)電路主要參考文獻(xiàn)

編輯推薦

　　本教材內(nèi)容主要包括：集成邏輯門(mén)電路參數(shù)的測(cè)試、集成門(mén)電路的基本應(yīng)用、組合邏輯電路的測(cè)試與應(yīng)用、集成觸發(fā)器、時(shí)序電路實(shí)驗(yàn)、時(shí)基電路555的功能及應(yīng)用、A／D和D／A實(shí)驗(yàn)、隨機(jī)存取存儲(chǔ)器的選擇和讀取、CPLD／FPGA的應(yīng)用“系列”。每一個(gè)“系列”包含幾個(gè)實(shí)驗(yàn)可供學(xué)生選擇。附錄部分介紹了常用芯片TIL門(mén)、CMOS門(mén)的引腳、QuartusIl6．0使用簡(jiǎn)介、Altera公司的DE2板的組成、結(jié)構(gòu)及說(shuō)明。      本教材的內(nèi)容遵循了由淺入深、由基本實(shí)驗(yàn)到綜合實(shí)驗(yàn)的原則，安排較為合理，整個(gè)實(shí)驗(yàn)既包含了經(jīng)典的數(shù)字邏輯部分內(nèi)容的實(shí)驗(yàn)，又包含了FPGA／CPLD內(nèi)容的實(shí)驗(yàn)，并且實(shí)驗(yàn)的方法和手段更合理，更適合實(shí)驗(yàn)教學(xué)。本書(shū)力求注重基本知識(shí)的加強(qiáng)同先進(jìn)技術(shù)FPGA／CPLD(可編程邏輯器件)的結(jié)合，更側(cè)重于指導(dǎo)學(xué)生如何做實(shí)驗(yàn)、如何為設(shè)計(jì)提供幫助，并能培養(yǎng)學(xué)生自主學(xué)習(xí)的能力和分析、解決問(wèn)題的能力，能很好地服務(wù)于“數(shù)字邏輯”這門(mén)課程，又能為后續(xù)課程打好基礎(chǔ)。      本教材可作為高等學(xué)校工科電子信息工程、通信工程、自動(dòng)化、電子科學(xué)技術(shù)、測(cè)控技術(shù)與儀器等專業(yè)的“數(shù)字邏輯電路實(shí)驗(yàn)”課程教材使用，也可作為電子工程技術(shù)工作者的自學(xué)參考書(shū)。

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字邏輯電路實(shí)驗(yàn)·設(shè)計(jì)·仿真 PDF格式下載

---