納米數(shù)字集成電路老化效應(yīng)

內(nèi)容概要

　　《納米數(shù)字集成電路老化效應(yīng)-分析.預(yù)測及優(yōu)化》的主要內(nèi)容涉及一種公認(rèn)的納米工藝下較為嚴(yán)重的晶體管老化效應(yīng)——負(fù)偏置溫度不穩(wěn)定性
(nbti)。介紹了nbti效應(yīng)產(chǎn)生的物理機(jī)制及對電路服役期可靠性的影響。從提高nbti效應(yīng)影響下電路可靠性的角度，論述了相應(yīng)的硅前分析、在線預(yù)測和優(yōu)化方法。
　　《納米數(shù)字集成電路老化效應(yīng)-分析.預(yù)測及優(yōu)化》可為從事大規(guī)模數(shù)字集成電路可靠性設(shè)計及容錯計算方向研究的科技人員，以及從事大規(guī)模集成電路設(shè)計和測試的工程技術(shù)人員提供參考；也可作為普通高等院校集成電路專業(yè)的教師和研究生的參考資料。

書籍目錄

第1章緒論
　1．1nbti效應(yīng)
　1．2工藝偏差
　1．3章節(jié)組織結(jié)構(gòu)
第2章國際、國內(nèi)研究現(xiàn)狀
　2．1硅前老化分析和預(yù)測
　2．1．1反應(yīng)—擴(kuò)散模型
　2．1．2基于額定參數(shù)值的nbti模型
　2．1．3考慮工藝偏差的老化統(tǒng)計模型和分析
　2．2在線電路老化預(yù)測
　2．2．1基于時延監(jiān)測原理的在線老化預(yù)測方法
　2．2．2超速時延測試
　2，2．3基于測量漏電變化原理的在線老化預(yù)測方法
　2．3相關(guān)的優(yōu)化方法
　2．3．1電路級優(yōu)化
　2．3．2體系結(jié)構(gòu)級優(yōu)化
　2．4本章小結(jié)
第3章面向工作負(fù)載的電路老化分析和預(yù)測
　3．1老化分析和預(yù)測方法概述
　3．2關(guān)鍵通路和關(guān)鍵門的識別
　3．2．1潛在關(guān)鍵通路識別
　3．2．2潛在關(guān)鍵通路的精簡
　3．2．3關(guān)鍵門的識別
　3．3占空比的求解
　3．3．1時延約束
　3．3．2占空比取值約束
　3．4實驗及結(jié)果分析
　3．5本章小結(jié)
第4章電路老化的統(tǒng)計預(yù)測和優(yōu)化
　4．1硅前電路老化的統(tǒng)計預(yù)測和優(yōu)化
　4．1．1門級老化統(tǒng)計模型
　4．1．2統(tǒng)計關(guān)鍵門的識別
　4．1．3門設(shè)計尺寸縮放算法
　4．1．4實驗及結(jié)果分析
　4．2硅前和硅后協(xié)同的電路老化統(tǒng)計分析和預(yù)測
　4．2．1方法概述
　4．2．2目標(biāo)通路的識別
　4．2．3硅后學(xué)習(xí)
　4．2．4實驗及結(jié)果分析
　4．3本章小結(jié)
第5章在線電路老化預(yù)測
　5．1基于時延監(jiān)測原理的在線電路老化預(yù)測方法
　5．1．1雙功能時鐘信號生成電路
　5．1．2抗工藝偏差影響的設(shè)計考慮
　5．1．3實驗及結(jié)果分析
　5．2基于測量漏電變化原理的在線電路老化預(yù)測方法
　5．2．1漏電變化與時延變化之間相關(guān)性的刻畫
　5．2．2漏電變化的測量
　5．2．3實驗及結(jié)果分析
　5．3本章小結(jié)
第6章多向量方法優(yōu)化電路老化和漏電
　6．1單獨優(yōu)化nbti效應(yīng)導(dǎo)致的電路老化
　6．1．1控制向量的生成
　6．1．2最佳占空比的求解
　6．1．3硬件實現(xiàn)
　6．1．4實驗及結(jié)果分析
　6．2電路老化和靜態(tài)漏電的協(xié)同優(yōu)化
　6．2．1協(xié)同優(yōu)化模型
　6．2．2最佳占空比的求解
　6．2．3實驗及結(jié)果分析
　6．3本章小結(jié)
第7章總結(jié)與未來研究工作展望
　7．1研究內(nèi)容總結(jié)
　7．2未來研究工作展望
參考文獻(xiàn)

圖書封面

評論、評分、閱讀與下載

---

    納米數(shù)字集成電路老化效應(yīng) PDF格式下載

---