ESD設(shè)計(jì)與綜合

內(nèi)容概要

本書(shū)是Steven H.Voldman博士所著的《ESD Design and Synthesis》的中文翻譯版。本書(shū)的目的在于教會(huì)讀者半導(dǎo)體芯片上ESD設(shè)計(jì)的“藝術(shù)”。全書(shū)的線索將按照如下順序：版圖布局、結(jié)構(gòu)、電源軌及電源軌的ESD網(wǎng)絡(luò)、ESD信號(hào)引腳解決方案、保護(hù)環(huán)還有一大批實(shí)現(xiàn)的實(shí)例。這條線索同其他已公開(kāi)的大部分相關(guān)資料不同，但卻更貼近實(shí)際團(tuán)隊(duì)在實(shí)現(xiàn)ESD設(shè)計(jì)過(guò)程中所采用的方法。除此之外，本書(shū)還將為讀者介紹當(dāng)下處于熱議的許多結(jié)構(gòu)和概念。同時(shí)還將展示如DRAM、SRAM、圖像處理芯片、微處理器、混合電壓到混合信號(hào)應(yīng)用，以及版圖布局等實(shí)例。最后，本書(shū)還將介紹其他資料中尚未討論過(guò)的話題，包括電源總線結(jié)構(gòu)、保護(hù)環(huán)、版圖布局。本書(shū)主要面向需要學(xué)習(xí)和參考ESD相關(guān)設(shè)計(jì)的工程師，或需要學(xué)習(xí)ESD相關(guān)知識(shí)的微電子學(xué)和集成電路設(shè)計(jì)專(zhuān)業(yè)高年級(jí)學(xué)生和研究生

書(shū)籍目錄

前言
致謝
第1章ESD設(shè)計(jì)綜合1
1.1ESD設(shè)計(jì)綜合與系統(tǒng)結(jié)構(gòu)流程1
1.1.1自頂向下的ESD設(shè)計(jì)1
1.1.2自底向上的ESD設(shè)計(jì)1
1.1.3自頂向下的ESD設(shè)計(jì)——存儲(chǔ)器芯片3
1.1.4自頂向下的ESD設(shè)計(jì)——ASIC設(shè)計(jì)系統(tǒng)3
1.2ESD設(shè)計(jì)——信號(hào)通路和備用電流通路4
1.3ESD電路和原理圖結(jié)構(gòu)思想5
1.3.1理想的ESD網(wǎng)絡(luò)和直流電流-電壓設(shè)計(jì)窗口6
1.3.2ESD設(shè)計(jì)窗口6
1.3.3頻域設(shè)計(jì)窗口下的理想ESD網(wǎng)絡(luò)8
1.4半導(dǎo)體芯片和ESD設(shè)計(jì)方案的映射10
1.4.1半導(dǎo)體制造商之間的映射10
1.4.2ESD設(shè)計(jì)在不同工藝之間的映射11
1.4.3從雙極工藝向CMOS工藝的映射12
1.4.4從數(shù)字CMOS工藝向數(shù)?；旌螩MOS工藝的映射13
1.4.5從體硅CMOS工藝向絕緣襯底上的硅（SOI）工藝的映射13
1.4.6ESD設(shè)計(jì)——由CMOS向RF CMOS工藝的映射14
1.5ESD芯片結(jié)構(gòu)和ESD測(cè)試標(biāo)準(zhǔn)15
1.6ESD測(cè)試15
1.6.1ESD質(zhì)量鑒定測(cè)試16
1.6.2ESD測(cè)試模型16
1.6.3ESD特性測(cè)試17
1.6.4TLP測(cè)試17
1.7ESD芯片結(jié)構(gòu)和ESD備用電流通路18
1.7.1ESD電路、I/O和核心18
1.7.2ESD信號(hào)引腳電路19
1.7.3ESD電源鉗位網(wǎng)絡(luò)20
1.7.4ESD軌間電路21
1.7.5ESD設(shè)計(jì)和噪聲22
1.7.6內(nèi)部信號(hào)通路的ESD網(wǎng)絡(luò)23
1.7.7跨區(qū)域ESD網(wǎng)絡(luò)23
1.8ESD網(wǎng)絡(luò)、順序和芯片結(jié)構(gòu)24
1.9ESD設(shè)計(jì)綜合——無(wú)閂鎖的ESD網(wǎng)絡(luò)25
1.10ESD設(shè)計(jì)思想——器件之間的緩沖27
1.11ESD設(shè)計(jì)思想——器件之間的鎮(zhèn)流28
1.12ESD設(shè)計(jì)思想——器件內(nèi)部的鎮(zhèn)流29
1.13ESD設(shè)計(jì)思想——分布式負(fù)載技術(shù)29
1.14ESD設(shè)計(jì)思想——虛設(shè)電路30
1.15ESD設(shè)計(jì)思想——電源去耦31
1.16ESD設(shè)計(jì)思想——反饋環(huán)去耦31
1.17ESD版圖和布局相關(guān)的思想32
1.17.1設(shè)計(jì)對(duì)稱32
1.17.2設(shè)計(jì)分段33
1.17.3ESD設(shè)計(jì)思想——利用空白空間34
1.17.4ESD設(shè)計(jì)綜合——跨芯片線寬偏差（ACLV）34
1.17.5ESD設(shè)計(jì)思想——虛設(shè)圖形36
1.17.6ESD設(shè)計(jì)思想——虛設(shè)掩膜36
1.17.7ESD設(shè)計(jì)思想——鄰接37
1.18ESD設(shè)計(jì)思想——模擬電路技術(shù)38
1.19ESD設(shè)計(jì)思想——線邦定38
1.20設(shè)計(jì)規(guī)則38
1.20.1ESD設(shè)計(jì)規(guī)則檢查（DRC）39
1.20.2ESD版圖和原理圖（LVS）39
1.20.3電學(xué)電阻檢查（ERC）39
1.21總結(jié)和結(jié)束語(yǔ)40
習(xí)題40
參考文獻(xiàn)41
第2章ESD架構(gòu)和平面布局46
2.1ESD平面布局設(shè)計(jì)46
2.2外圍I/O設(shè)計(jì)46
2.2.1焊盤(pán)限制的外圍I/O設(shè)計(jì)結(jié)構(gòu)47
2.2.2焊盤(pán)限制的外圍I/O設(shè)計(jì)結(jié)構(gòu)——交錯(cuò)I/O48
2.2.3核心電路限制的外圍I/O設(shè)計(jì)結(jié)構(gòu)49
2.3在外圍I/O設(shè)計(jì)結(jié)構(gòu)中集成ESD電源鉗位單元50
2.3.1外圍I/O設(shè)計(jì)結(jié)構(gòu)中在半導(dǎo)體芯片拐角處集成ESD電源鉗位單元50
2.3.2在外圍I/O設(shè)計(jì)結(jié)構(gòu)中集成ESD電源鉗位單元——電源焊盤(pán)51
2.4在外圍I/O設(shè)計(jì)結(jié)構(gòu)中集成ESD電源鉗位單元——主/從ESD電源鉗位單元系統(tǒng)51
2.5陣列I/O53
2.5.1陣列I/O——片外驅(qū)動(dòng)模塊54
2.5.2陣列I/O四位組結(jié)構(gòu)55
2.5.3陣列I/O成對(duì)結(jié)構(gòu)56
2.5.4陣列I/O——全分布式57
2.6ESD架構(gòu)——虛設(shè)總線結(jié)構(gòu)59
2.6.1ESD架構(gòu)——虛設(shè)VDD總線59
2.6.2ESD架構(gòu)——虛設(shè)接地（VSS）總線60
2.7本地電壓電源供給結(jié)構(gòu)61
2.8混合電壓結(jié)構(gòu)62
2.8.1混合電壓結(jié)構(gòu)——單電源供給62
2.8.2混合電壓結(jié)構(gòu)——雙電源供給63
2.9混合信號(hào)結(jié)構(gòu)65
2.9.1混合信號(hào)結(jié)構(gòu)——二極管66
2.9.2混合信號(hào)結(jié)構(gòu)——CMOS66
2.10混合系統(tǒng)結(jié)構(gòu)——數(shù)字和模擬CMOS67
2.10.1數(shù)字和模擬CMOS結(jié)構(gòu)67
2.10.2數(shù)字和模擬平面布局——模擬電路布局68
2.11混合信號(hào)結(jié)構(gòu)——數(shù)字、模擬和RF結(jié)構(gòu)70
2.12總結(jié)和結(jié)束語(yǔ)71
習(xí)題71
參考文獻(xiàn)73
第3章ESD電源網(wǎng)絡(luò)設(shè)計(jì)75
3.1ESD電源網(wǎng)絡(luò)75
3.1.1ESD電源網(wǎng)絡(luò)——ESD設(shè)計(jì)關(guān)鍵參數(shù)75
3.1.2ESD和備用通路——ESD電源網(wǎng)絡(luò)電阻的作用75
3.2半導(dǎo)體芯片阻抗78
3.3互連失效和動(dòng)態(tài)導(dǎo)通電阻79
3.3.1互連動(dòng)態(tài)導(dǎo)通電阻79
3.3.2鈦/鋁/鈦互連失效80
3.3.3銅互連失效82
3.3.4互連材料的熔點(diǎn)83
3.4互連連線和通孔指南83
3.4.1針對(duì)人體模型（HBM）ESD事件的互連連線和通孔指南84
3.4.2針對(duì)機(jī)器模型（MM）ESD事件的互連連線和通孔指南84
3.4.3針對(duì)充電設(shè)備模型（CDM）ESD事件的互連連線和通孔指南85
3.4.4針對(duì)人體金屬模型（HMM）和IEC 61000-4-2 ESD事件的互連連線和通孔指南85
3.4.5連線和通孔的ESD指標(biāo)86
3.5ESD電源網(wǎng)絡(luò)電阻86
3.5.1電源網(wǎng)絡(luò)設(shè)計(jì)——ESD電源網(wǎng)絡(luò)輸入電阻87
3.5.2ESD輸入到電源網(wǎng)絡(luò)連接——沿ESD總線的電阻88
3.5.3電源網(wǎng)絡(luò)設(shè)計(jì)——ESD電源鉗位到電源網(wǎng)絡(luò)電阻評(píng)估88
3.5.4電源網(wǎng)絡(luò)設(shè)計(jì)——電阻評(píng)估90
3.5.5電源網(wǎng)絡(luò)設(shè)計(jì)分布表示92
3.6電源網(wǎng)絡(luò)版圖設(shè)計(jì)94
3.6.1電源網(wǎng)絡(luò)設(shè)計(jì)——電源網(wǎng)絡(luò)的開(kāi)槽94
3.6.2電源網(wǎng)絡(luò)設(shè)計(jì)——電源網(wǎng)絡(luò)的分割94
3.6.3電源網(wǎng)絡(luò)設(shè)計(jì)——芯片邊角95
3.6.4電源網(wǎng)絡(luò)設(shè)計(jì)——金屬層堆疊96
3.6.5電源網(wǎng)絡(luò)設(shè)計(jì)——連線槽和編織狀電源總線設(shè)計(jì)96
3.7ESD規(guī)格電源網(wǎng)絡(luò)的注意事項(xiàng)97
3.7.1充電設(shè)備模型標(biāo)準(zhǔn)電源網(wǎng)絡(luò)和互連設(shè)計(jì)注意事項(xiàng)97
3.7.2人體金屬模型與IEC標(biāo)準(zhǔn)電源網(wǎng)絡(luò)和互連設(shè)計(jì)注意事項(xiàng)97
3.8電源網(wǎng)絡(luò)設(shè)計(jì)綜合——ESD設(shè)計(jì)規(guī)則檢驗(yàn)方法99
3.8.1電源網(wǎng)絡(luò)設(shè)計(jì)分析——應(yīng)用ESD虛擬設(shè)計(jì)級(jí)的ESD DRC方法99
3.8.2電源網(wǎng)絡(luò)設(shè)計(jì)綜合——應(yīng)用ESD互連參數(shù)化單元的ESD DRC方法99
3.9總結(jié)和結(jié)束語(yǔ)102
習(xí)題102
參考文獻(xiàn)104
第4章ESD電源鉗位106
4.1ESD電源鉗位106
4.1.1ESD電源鉗位的分類(lèi)106
4.1.2ESD電源鉗位的設(shè)計(jì)綜合——關(guān)鍵設(shè)計(jì)參數(shù)107
4.2ESD電源鉗位的設(shè)計(jì)綜合108
4.2.1瞬時(shí)響應(yīng)頻率觸發(fā)元件及ESD頻率窗口108
4.2.2ESD電源鉗位頻率設(shè)計(jì)窗口109
4.2.3ESD電源鉗位的設(shè)計(jì)綜合——電壓觸發(fā)的ESD觸發(fā)元件109
4.3ESD電源鉗位設(shè)計(jì)綜合——ESD電壓鉗位分流元件110
4.3.1ESD電源鉗位觸發(fā)條件與分流單元失效111
4.3.2ESD鉗位元件——寬度縮放111
4.3.3ESD鉗位元件——導(dǎo)通電阻112
4.3.4ESD鉗位元件——安全工作區(qū)域113
4.4ESD電源鉗位問(wèn)題113
4.4.1ESD電源鉗位問(wèn)題——上電與斷電113
4.4.2ESD電源鉗位問(wèn)題——誤觸發(fā)113
4.4.3ESD電源鉗位問(wèn)題——預(yù)充電113
4.4.4ESD電源鉗位問(wèn)題——充電延遲114
4.5ESD電源鉗位設(shè)計(jì)114
4.5.1本地的電源供給RC觸發(fā)MOSFET ESD電源鉗位114
4.5.2非本地的電源供給RC觸發(fā)MOSFET ESD電源鉗位114
4.5.3改良的反相器級(jí)反饋的ESD電源鉗位網(wǎng)絡(luò)115
4.5.4ESD電源鉗位設(shè)計(jì)綜合——正向偏置觸發(fā)的ESD電源鉗位117
4.5.5ESD電源鉗位設(shè)計(jì)綜合——IEC 61000-4-2響應(yīng)的ESD電源鉗位117
4.5.6ESD電源鉗位設(shè)計(jì)綜合——對(duì)預(yù)充電與充電延遲不敏感的ESD電源鉗位117
4.6ESD電源鉗位設(shè)計(jì)綜合——雙極型ESD電源鉗位118
4.6.1應(yīng)用齊納擊穿觸發(fā)元件的雙極型ESD電源鉗位119
4.6.2應(yīng)用雙極型晶體管BVCEO擊穿觸發(fā)元件的雙極型ESD電源鉗位119
4.6.3應(yīng)用BVCEO雙極型晶體管觸發(fā)及可變觸發(fā)串聯(lián)二極管網(wǎng)絡(luò)的雙極型ESD電源鉗位120
4.6.4應(yīng)用頻率觸發(fā)元件的雙極型ESD電源鉗位120
4.7ESD電源鉗位主/從系統(tǒng)122
4.8總結(jié)和結(jié)束語(yǔ)123
習(xí)題123
參考文獻(xiàn)124
第5章ESD信號(hào)引腳網(wǎng)絡(luò)的設(shè)計(jì)與綜合127
5.1ESD信號(hào)引腳結(jié)構(gòu)127
5.1.1ESD信號(hào)引腳網(wǎng)絡(luò)的分類(lèi)127
5.1.2ESD信號(hào)器件的ESD設(shè)計(jì)綜合——關(guān)鍵設(shè)計(jì)參數(shù)129
5.2ESD輸入結(jié)構(gòu)——ESD和引線焊盤(pán)布局129
5.2.1ESD和引線焊盤(pán)的布局與綜合129
5.2.2引線焊盤(pán)間的ESD結(jié)構(gòu)130
5.2.3分離I/O和引線焊盤(pán)131
5.2.4分離與焊盤(pán)相鄰的ESD132
5.2.5ESD結(jié)構(gòu)部分位于焊盤(pán)下方133
5.2.6ESD結(jié)構(gòu)位于焊盤(pán)下方和焊盤(pán)之間134
5.2.7ESD電路和RF焊盤(pán)集成134
5.2.8引線焊盤(pán)下的RF ESD信號(hào)焊盤(pán)結(jié)構(gòu)137
5.3ESD設(shè)計(jì)綜合和MOSFET的布局139
5.3.1MOSFET關(guān)鍵設(shè)計(jì)參數(shù)139
5.3.2帶有硅化物阻擋掩膜版的單個(gè)MOSFET142
5.3.3串聯(lián)共源共柵MOSFET142
5.3.4三阱MOSFET143
5.4ESD二極管的設(shè)計(jì)綜合和版圖144
5.4.1ESD二極管的關(guān)鍵設(shè)計(jì)參數(shù)144
5.4.2雙二極管網(wǎng)絡(luò)的ESD設(shè)計(jì)綜合146
5.4.3二極管串的ESD設(shè)計(jì)綜合147
5.4.4背靠背二極管串的ESD設(shè)計(jì)綜合148
5.4.5差分對(duì)ESD設(shè)計(jì)綜合148
5.5SCR的ESD設(shè)計(jì)綜合150
5.5.1單向SCR的ESD設(shè)計(jì)綜合151
5.5.2雙向SCR的ESD設(shè)計(jì)綜合154
5.5.3SCR的ESD設(shè)計(jì)綜合——外圍觸發(fā)元器件154
5.6電阻的ESD設(shè)計(jì)綜合和布局154
5.6.1多晶硅電阻設(shè)計(jì)布局154
5.6.2擴(kuò)散電阻設(shè)計(jì)布局155
5.6.3p擴(kuò)散電阻設(shè)計(jì)布局155
5.6.4n擴(kuò)散電阻設(shè)計(jì)157
5.6.5埋置電阻158
5.6.6n阱電阻159
5.7電感的ESD設(shè)計(jì)綜合160
5.8總結(jié)和結(jié)束語(yǔ)161
習(xí)題161
參考文獻(xiàn)163
第6章保護(hù)環(huán)的設(shè)計(jì)與綜合165
6.1保護(hù)環(huán)的設(shè)計(jì)與集成165
6.2保護(hù)環(huán)的特性165
6.2.1保護(hù)環(huán)的效率165
6.2.2保護(hù)環(huán)理論——廣義雙極型晶體管的視角167
6.2.3保護(hù)環(huán)理論——逃逸概率的視角167
6.2.4保護(hù)環(huán)——注入效率168
6.3半導(dǎo)體芯片劃片槽保護(hù)環(huán)169
6.4I/O到內(nèi)核保護(hù)環(huán)170
6.5I/O到I/O保護(hù)環(huán)171
6.6I/O內(nèi)部保護(hù)環(huán)172
6.6.1I/O單元內(nèi)部保護(hù)環(huán)172
6.6.2ESD到I/O的片外驅(qū)動(dòng)保護(hù)環(huán)172
6.7ESD信號(hào)引腳保護(hù)環(huán)173
6.8保護(hù)環(huán)元件庫(kù)175
6.8.1n溝道MOSFET保護(hù)環(huán)175
6.8.2p溝道MOSFET保護(hù)環(huán)177
6.8.3RF保護(hù)環(huán)180
6.9混合信號(hào)電路保護(hù)環(huán)——數(shù)字到模擬180
6.10混合電壓保護(hù)環(huán)——從高壓到低壓181
6.11無(wú)源和有源保護(hù)環(huán)183
6.11.1無(wú)源保護(hù)環(huán)183
6.11.2有源保護(hù)環(huán)183
6.12槽隔離保護(hù)環(huán)184
6.13硅穿孔保護(hù)環(huán)186
6.14保護(hù)環(huán)DRC187
6.14.1內(nèi)部閂鎖和保護(hù)環(huán)設(shè)計(jì)規(guī)則188
6.14.2外部閂鎖保護(hù)環(huán)設(shè)計(jì)規(guī)則188
6.15保護(hù)環(huán)和計(jì)算機(jī)輔助設(shè)計(jì)方法189
6.15.1內(nèi)置的保護(hù)環(huán)189
6.15.2p-cell保護(hù)環(huán)189
6.15.3保護(hù)環(huán)p-cell的SKILL代碼191
6.15.4保護(hù)環(huán)電阻計(jì)算機(jī)輔助設(shè)計(jì)檢查199
6.15.5保護(hù)環(huán)調(diào)整的后處理方法200
6.16總結(jié)和結(jié)束語(yǔ)201
習(xí)題201
參考文獻(xiàn)203
第7章ESD全芯片設(shè)計(jì)——集成與結(jié)構(gòu)207
7.1設(shè)計(jì)綜合與集成207
7.2數(shù)字設(shè)計(jì)207
7.3定制設(shè)計(jì)和標(biāo)準(zhǔn)單元設(shè)計(jì)207
7.4存儲(chǔ)器ESD設(shè)計(jì)208
7.4.1DRAM設(shè)計(jì)208
7.4.2SRAM設(shè)計(jì)211
7.4.3非揮發(fā)性RAM ESD設(shè)計(jì)213
7.5微處理器ESD設(shè)計(jì)214
7.5.1具有5～3.3V接口的3.3V微處理器214
7.5.2具有5～2.5V接口的2.5V微處理器216
7.5.3具有3.3～1.8V接口的1.8V微處理器216
7.6專(zhuān)用集成電路（ASIC）217
7.6.1ASIC ESD設(shè)計(jì)217
7.6.2ASIC設(shè)計(jì)門(mén)陣列標(biāo)準(zhǔn)單元I/O218
7.6.3多電源軌ASIC設(shè)計(jì)系統(tǒng)218
7.6.4具有電壓島的ASIC設(shè)計(jì)系統(tǒng)219
7.7CMOS圖像處理芯片設(shè)計(jì)221
7.7.1長(zhǎng)/窄標(biāo)準(zhǔn)單元的CMOS圖像處理芯片設(shè)計(jì)222
7.7.2短/寬標(biāo)準(zhǔn)單元的CMOS圖像處理芯片設(shè)計(jì)222
7.8混合信號(hào)結(jié)構(gòu)223
7.8.1混合信號(hào)結(jié)構(gòu)——數(shù)字和模擬223
7.8.2混合信號(hào)結(jié)構(gòu)——數(shù)字、模擬和RF223
7.9總結(jié)和結(jié)束語(yǔ)225
習(xí)題226
參考文獻(xiàn)227

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    ESD設(shè)計(jì)與綜合 PDF格式下載

---