《Verilog HDL數(shù)字集成電路設(shè)計(jì)原理與應(yīng)用》下載
《Verilog HDL數(shù)字集成電路設(shè)計(jì)原理與應(yīng)用》PDF下載
| 圖書名稱: | Verilog HDL數(shù)字集成電路設(shè)計(jì)原理與應(yīng)用 | |||
| 封面圖片: |
|
|||
| 出版印刷時(shí)間: | 2011-9 | |||
| 出版社: | 西安電子科技大學(xué)出版社 | |||
| 圖書作者: | 蔡覺平，何小川，李道楠 編著 | |||
| 文件格式: | ||||
| 13位ISBN: | 9787560626529 | |||
| 10位ISBN: | 7560626521 | |||
| 頁數(shù): | 277 | |||
| 圖書標(biāo)簽: | 無 | |||
| 下載地址: | Verilog HDL數(shù)字集成電路設(shè)計(jì)原理與應(yīng)用PDF格式下載 | |||
|
|
||||
| 查看詳細(xì): | Verilog HDL數(shù)字集成電路設(shè)計(jì)原理與應(yīng)用 | |||