VHDL與數(shù)字電路設(shè)計(jì)

前言

隨著半導(dǎo)體技術(shù)和專用集成電路（ASIC）設(shè)計(jì)技術(shù)的快速發(fā)展，可編程邏輯器件（PLD）技術(shù)日趨成熟、計(jì)算機(jī)輔助設(shè)計(jì)（CAD）技術(shù)和硬件描述語言（HDL）的日益完善，數(shù)字系統(tǒng)的設(shè)計(jì)可以直接面向用戶的需求，根據(jù)系統(tǒng)的行為和功能要求，自上而下地完成電路在不同抽象層次下的描述、綜合、優(yōu)化、仿真與驗(yàn)證，直至具體電路的生成實(shí)現(xiàn)。在現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方式下，設(shè)計(jì)人員的主要任務(wù)已成為：把由文字說明的系統(tǒng)功能轉(zhuǎn)化為邏輯描述（即算法），進(jìn)而采用一定的描述工具（如VHDL語言等）建立系統(tǒng)描述模型，采用相應(yīng)的軟件開發(fā)平臺設(shè)計(jì)并仿真數(shù)字系統(tǒng)，最后選擇適當(dāng)?shù)腜LD器件加以實(shí)現(xiàn)?，F(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)的關(guān)鍵已經(jīng)變?yōu)樵O(shè)計(jì)平臺的選擇與搭建。設(shè)計(jì)包括硬件平臺和軟件平臺，硬件平臺包括硬件實(shí)現(xiàn)方式如ASIC模式和PLD模式；而軟件平臺包括電路描述／編輯環(huán)境、綜合工具、仿真與驗(yàn)證工具、單元庫與IP等等，通常軟件平臺是和硬件平臺相對應(yīng)的。在PLD技術(shù)日趨成熟的今天，PLD內(nèi)部資源不斷增加、成本不斷降低、開發(fā)設(shè)計(jì)的標(biāo)準(zhǔn)化程度不斷提高，其應(yīng)用場合也逐漸由高端、專用領(lǐng)域發(fā)展到涉及電子信息技術(shù)的所有領(lǐng)域。硬件描述語言的發(fā)展已有幾十年的歷史，并已成功地應(yīng)用到了數(shù)字系統(tǒng)的仿真、驗(yàn)證和設(shè)計(jì)綜合等方面，對系統(tǒng)設(shè)計(jì)邁向電子設(shè)計(jì)自動化（EDA）階段起到了極大的推動作用，尤其是20世紀(jì)80年代后期由美國國防部開發(fā)的VHDL語言，具有標(biāo)準(zhǔn)性好的特點(diǎn)，可以面向不同層次的設(shè)計(jì)，因而被IEEE標(biāo)準(zhǔn)化（1987年定為IEEE Standard1076-1987標(biāo)準(zhǔn)，1993年修訂為ANSI／IEEE Standard1076-1993標(biāo)準(zhǔn)）。目前所有的EDA工具均支持VHDL語言。

內(nèi)容概要

　　《VHDL與數(shù)字電路設(shè)計(jì)》系統(tǒng)介紹涉及數(shù)字系統(tǒng)設(shè)計(jì)的多方面原理、技術(shù)及應(yīng)用。主要內(nèi)容有數(shù)字系統(tǒng)的基本設(shè)計(jì)思想、設(shè)計(jì)方法和設(shè)計(jì)步驟，VHDL硬件描述語言，PLD的結(jié)構(gòu)、原理與分類，數(shù)字系統(tǒng)設(shè)計(jì)開發(fā)軟件平臺QuartusⅡ及其使用，常用數(shù)字電路的設(shè)計(jì)方案等；涵蓋現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)完整過程的三個支撐方面；硬件描述語言、器件、軟件開發(fā)平臺。

書籍目錄

Chapter 1  Developing Digital System1.1  Digital Systems and Analog Systems1.2  Two Methods of Digital Circuit Design1.2.1  Traditional Method——Using Standard Logic Devices1.2.2  Modern Method——Using Programmable Logic Devices1.3  Introduction of Programmable Logic Devices1.3.1  Early Programmable Logic Devices1.3.2  Today's Programmable Logic Devices1.4  Computer-aided Design of Logic Circuits on PLD1.5  Digital Circuit Design Hierarchy1.5.1  The System and Register Levels1.5.2  The Gate Level1.5.3  Transistor and Physical Design Levels1.5.4  Top-down Modular Design1.6  Design of PLD1.6.1  The Design Cycle1.6.2  Digital Circuit Modeling1.6.3  Design Synthesis and Capture Tools1.6.4  Logic Simulation1.6.5  Libraries and 1P CorePROBLEMSChapter 2  Programmable Logic Devices2.1  Semicustom Logic Devices2.2  Programmable Logic Arrays2.2.1  Two-level AND-OR Arrays2.2.2  PLA Circuit Structures2.2.3  Realizing Logic Functions with PLAs2.2.4  Output Polarity Options2.3  Programmable Array Logic2.3.1  PAL Circuit Structures2.3.2  Realizing Logic Functions with PALs2.3.3  Bidirectional Pins and Feedback Lines2.3.4  Programmable Logic Macrocells2.4  Complex Programmable Logic Devices (CPLDs)2.5  Field-Programmable Gate Arrays2.5.1  Programmable Gate Arrays2.5.2  Logic Cell Arrays2.5.3  InterconnectionsPROBLEMSChapter 3  VHDL——A Programming Language3.1  VHDL Design Entity3.1.1  Entity Declaration3.1.2  Architecture3.2  Package3.3  Using Subcircuits3.4  Data Objects3.4.1  Data Object Names3.4.2  Data Object Values and Numbers3.5  Signal Data Objects3.5.1  BIT and BIT_VECTOR Types3.5.2  STD_LOGIC and STD_LOGIC_VECTOR Types3.5.3  SIGNED and UNSIGNED Types3.5.4  INTEGER Type3.5.5  BOOLEAN Type3.6  CONSTANT and VARIABLE Data Objects3.6.1  CONSTANT Type3.6.2  VARIABLE Type3.7  Type Conversion3.8  Operators3.9  Concurrent Assignment Statements3.9.1  Simple Signal Assignment3.9.2  Selected Signal Assignment3.9.3  Conditional Signal Assignment3.10  Sequential Assignment Statements3.10.1  IF Statement3.10.2  CASE Statement3.10.3  LOOP Statements3.10.4  PROCESS Statement3.10.5  Statement Ordering3.10.6  Using a VARIABLE in a Process3.11  Three Other Statements3.11.1  GENERATE Statement3.11.2  Defining an Entity with GENERICs3.11.3  Using Subcircuits with GENERIC ParametersPROBLEMSChapter 4  Using VHDL for Describing Logic Circuits4.1  Describing Combinational Circuits4.1.1  VHDL Code of Multiplexer4.1.2  VHDL Code of Decoder4.1.3  VHDL Code of Encoder4.1.4  VHDL Code of Comparator4.1.5  VHDL Code of an Arithmetic Logic Unit4.2  Designing Sequential Circuits4.2.1  Implied Memory4.2.2  VHDL of Latches4.2.3  VHDL Code of Flip-Flops4.2.4  VHDL Code of Registers4.2.5  VHDL Code of Counters4.3  State-Machine Design for VHDL4.3.1  Introduction4.3.2  Basic HDL Coding4.3.3  State Assignment4.3.4  Coding State TransitionsPROBLEMS                                                                                                             Chapter 5  VHDL Design Using Quartus Ⅱ5.1  Typical CAD Flow5.2  Getting Started5.3  Starting a New Project5.4  Design Entry Using VHDL Code5.4.1  Using the Quartus I1 Text Editor5.4.2  Using VHDL Templates5.4.3  Adding Design Files to a Project5.5  Compiling the Designed Circuit5.6  Pin Assignment5.7  Simulating the Designed Circuit5.7.1  Creating the Waveforms5.7.2  Performing the Simulation5.7.3  Functional Simulation5.7.4  Timing Simulation5.8  Programming and Configuring the CPLD Device5.9  Testing the Designed CircuitPROBLEMSChapter 6  Experiments6.1  Designing a Counting Clock6.1.1  Functions6.1.2  Preparations6.1.3  Module Specification and Pin Signal Definitions6.1.4  VHDL Source Codes6.2  Designing a Digital Frequency Meter6.2.1  Functions Requirements6.2.2  Preparations6.2.3  VHDL Source Codes6.3  Designing an A/D Sampling Controller6.3.1  Functions Requirements6.3.2  Preparations6.3.3  VHDL Source CodesGlossaryReferencesAppendix  Internet Web Sites

章節(jié)摘錄

插圖：

編輯推薦

《VHDL與數(shù)字電路設(shè)計(jì)》可作為普通本科和高職高專的電子、通信、控制類專業(yè)學(xué)生的專業(yè)基礎(chǔ)課教材，尤其適合雙語教學(xué)中的學(xué)生使用，同時也可作為從事電子系統(tǒng)開發(fā)設(shè)計(jì)的技術(shù)人員的參考書。

圖書封面

評論、評分、閱讀與下載

---

    VHDL與數(shù)字電路設(shè)計(jì) PDF格式下載

---