實用數(shù)字邏輯

前言

“數(shù)字邏輯”是計算機等專業(yè)本科生的一門技術基礎主干課程。多年來各出版社已出版發(fā)行了各具特色的教材。我們博采眾家所長，結合教學實踐，在我們原有的《數(shù)字邏輯基礎》的基礎之上，適應新的要求，增添新內容，編寫了適于計算機等專業(yè)本科生教學的《實用數(shù)字邏輯》一書。我們編寫本教材的指導思想是，突出基礎，注重應用，盡量吸納新理論、新技術?；纠碚?、基本概念和基本方法這些長期不變的內容占據(jù)書中大量篇幅，在此基礎上適當加強了電路和系統(tǒng)設計的內容，以期使讀者能掌握電路和系統(tǒng)設計的基本方法。本書將數(shù)制、碼制作為附錄給出，以備師生使用。較之市面流行的《數(shù)字邏輯》教材，本書加強了數(shù)字系統(tǒng)設計的內容，增加了建模與仿真、故障測試與診斷的相關內容，希望能給讀者展現(xiàn)有關數(shù)字邏輯的新理論和新技術。在編寫過程中，我們突出了教材的通俗性。依據(jù)由淺入深、先易后難、循序漸進的認識規(guī)律和通俗易懂的原則，每章均列舉了相當數(shù)量的例題，通過對例題的學習，可加深對基本概念的理解，易于掌握基本方法的運用。在分析具體電路時，盡量以實際的集成電路芯片為例進行分析；在數(shù)字系統(tǒng)設計與仿真時，特意采用了流行的通用軟件，以增強學生的感性知識和應用能力。在編寫方法上，力求基本概念準確、清晰，重點突出，并充分考慮到自學的可讀性。本書包括了全日制高等院校計算機等專業(yè)本科的數(shù)字邏輯的內容，既可以作為該專業(yè)的教材，又可以作為通信、電子工程和自動控制等專業(yè)的數(shù)字電路教材或參考書，還可供相關專業(yè)的工程技術人員參考閱讀。本書的第1章至第4章，第7至第9章由劉明亮教授編寫；第5，6章和附錄由饒敏副教授編寫；全書由劉明亮教授統(tǒng)稿。岳慧、劉第、高劍等同志對本書做了大量編輯工作，在此一并表示感謝。由于編者水平有限，書中難免有缺點和錯誤，懇請讀者批評指正。

內容概要

　　《實用數(shù)字邏輯》系統(tǒng)地講述了數(shù)字邏輯的基本概念、分析方法和設計原理。全書共分9章： 邏輯代數(shù)基礎、組合邏輯電路、時序邏輯電路基礎、同步時序電路、異步時序電路、存儲器和可編程器件、數(shù)字系統(tǒng)設計、建模與仿真、故障測試與診斷。側重于基本概念的講述，注重教材的科學性、可讀性和實用性以及新理論和新技術。各章均給出例題、小結，以利于學生對基本概念的深入理解，達到能熟練地運用書中的分析方法和設計方法?？勺鳛楦叩仍盒Ｓ嬎銠C專業(yè)的本科教學用書，也可以作為通信、電子工程和自動控制等專業(yè)的教材，還可供工程技術人員參考。

書籍目錄

常用邏輯符號表第1章 邏輯代數(shù)基礎1.1 邏輯代數(shù)與數(shù)字系統(tǒng)1.1.1 數(shù)字信號、數(shù)字電路與邏輯電路1.1.2 數(shù)字系統(tǒng)1.1.3 邏輯代數(shù)1.1.4 電平與正負邏輯1.2 邏輯代數(shù)的基本概念1.2.1 三種基本邏輯運算1.2.2 邏輯變量與邏輯函數(shù)1.3 邏輯代數(shù)的基本定律、規(guī)則和常用公式1.3.1 基本定律1.3.2 三條基本規(guī)則1.3.3 常用公式1.4 邏輯函數(shù)表達式的形式1.4.1 邏輯函數(shù)表達式的基本形式1.4.2 標準與或表達式1.4.3 標準或與表達式1.5 公式法化簡邏輯函數(shù)1.5.1 最簡與或表達式的標準1.5.2 常用的公式化簡法1.6 卡諾圖法化簡邏輯函數(shù)1.6.1 卡諾圖的構成1.6.2 用卡諾圖表示邏輯函數(shù)1.6.3 卡諾圖、真值表與邏輯表達式之間的轉換1.6.4 用卡諾圖化簡邏輯函數(shù)1.7 具有無關項的邏輯函數(shù)化簡1.7.1 無關項1.7.2 帶有無關項的邏輯函數(shù)化簡1.8 表格法化簡邏輯函數(shù)1.8.1 QM法化簡邏輯函數(shù)的步驟1.8.2 找出全部質蘊涵項的過程1.8.3 找出必要質蘊涵項1.8.4 找出函數(shù)的最小覆蓋1.9 不同形式的邏輯函數(shù)表達式之間的轉換和化簡1.9.1 與或表達式轉為與非與非表達式1.9.2 與或表達式轉為或非或非表達式1.9.3 與或表達式變換為與或非表達式1.9.4 與或表達式變換為或與表達式1.9.5 或與表達式變換為或非或非表達式小結思考題與習題第2章 組合邏輯電路2.1 組合邏輯電路的分析方法2.1.1 組合電路的分析步驟2.1.2 分析舉例2.2 編碼器2.2.1 二進制普通編碼器2.2.2 二進制優(yōu)先編碼器2.2.3 二十進制優(yōu)先編碼器74LS1472.3 譯碼器2.3.1 變量譯碼器2.3.2 二十進制譯碼器2.3.3 顯示譯碼器2.4 數(shù)據(jù)選擇器與數(shù)據(jù)分配器2.4.1 數(shù)據(jù)選擇器2.4.2 數(shù)據(jù)分配器2.5 奇偶檢測電路2.5.1 異或非門構成的奇偶檢測電路2.5.2 與或非門構成的奇偶檢測電路2.5.3 奇偶檢測系統(tǒng)2.6 數(shù)值比較器2.6.1 一位數(shù)值比較器2.6.2 四位數(shù)值比較器2.7 加法器2.7.1 一位加法器2.7.2 串行進位加法器2.7.3 超前進位加法器2.8 組合邏輯電路的設計方法2.8.1 用SSI的組合邏輯電路的設計2.8.2 用MSI的組合邏輯電路的設計2.9 組合邏輯電路的競爭冒險2.9.1 競爭冒險2.9.2 競爭冒險的判斷2.9.3 消除競爭冒險的方法小結思考題與習題第3章 時序邏輯基礎3.1 基本R-S觸發(fā)器3.1.1 由與非門構成的基本R-S觸發(fā)器3.1.2 觸發(fā)器的功能描述方法3.1.3 由或非門構成的基本R-S觸發(fā)器3.2 電位觸發(fā)方式的觸發(fā)器3.2.1 電位觸發(fā)式R-S觸發(fā)器3.2.2 電位觸發(fā)式D觸發(fā)器3.2.3 電位觸發(fā)式J-K觸發(fā)器3.2.4 電位觸發(fā)式T觸發(fā)器3.2.5 電位觸發(fā)式T觸發(fā)器3.3 主從觸發(fā)方式的觸發(fā)器3.3.1 主從R-S觸發(fā)器3.3.2 主從J-K觸發(fā)器3.3.3 主從觸發(fā)器的工作特點3.4 邊沿觸發(fā)方式的觸發(fā)器3.4.1 利用傳輸延遲的邊沿觸發(fā)器3.4.2 維持一阻塞D觸發(fā)器3.5 觸發(fā)器邏輯功能的轉換3.5.1 由D觸發(fā)器到其他功能觸發(fā)器的轉換3.5.2 從J-K觸發(fā)器到其他功能觸發(fā)器的轉換3.6 觸發(fā)器的選用和參數(shù)3.6.1 邏輯功能的選擇3.6.2 觸發(fā)方式的選擇3.6.3 觸發(fā)器的參數(shù)小結思考題與習題第4章 同步時序電路4.1 時序電路的結構與描述方法4.1.1 時序電路的一般結構4.1.2 同步時序電路的描述方法4.2 同步時序電路的分析4.2.1 同步時序電路的分析步驟4.2.2 舉例說明4.3 寄存器4.3.1 數(shù)碼寄存器4.3.2 移位寄存器4.4 同步計數(shù)器4.4.1 同步二進制計數(shù)器4.4.2 同步十進制計數(shù)器4.5 同步時序電路的設計方法4.5.1 建立原始狀態(tài)圖和原始狀態(tài)表4.5.2 狀態(tài)簡化4.5.3 狀態(tài)分配4.5.4 確定激勵函數(shù)和輸出函數(shù)4.5.5 畫邏輯圖4.6 同步時序電路的設計舉例4.6.1 用SSI設計同步時序電路的舉例4.6.2 用MSI設計同步時序電路的舉例小結思考題與習題第5章 異步時序電路5.1 脈沖異步時序電路的分析5.1.1 脈沖異步時序電路的特點5.1.2 分析步驟5.1.3 分析實例5.2 脈沖異步時序電路的設計5.2.1 設計脈沖異步時序電路的注意點5.2.2 設計步驟5.2.3 設計舉例5.3 電位異步時序電路的分析5.3.1 電位異步時序電路的特點5.3.2 電位異步時序電路的分析步驟5.3.3 分析舉例5.4 電位異步時序電路的設計5.4.1 設計步驟5.4.2 設計舉例5.5 異步時序電路中的競爭與冒險5.5.1 競爭現(xiàn)象5.5.2 非臨界競爭、臨界競爭和時序冒險5.5.3 時序冒險的消除小結思考題與習題第6章 存儲器和可編程邏輯器件6.1 MOS門電路6.1.1 NMOS反相器和.PMOS反相器6.1.2 CMOS門電路6.2 只讀存儲器(ROM)6.2.1 ROM的邏輯結構與存儲容量6.2.2 掩膜式只讀存儲器MROM6.2.3 可編程只讀存儲器PROM6.2.4 可擦除可編程只讀存儲器EPROM6.2.5 電可擦除可編程只讀存儲器EPROM6.2.6 采用ROM的邏輯設計6.3 隨機存儲器(RAM)6.3.1 RAM的組成6.3.2 隨機存儲器的分類6.3.3 靜態(tài)隨機存儲器(SRAM)6.3.4 動態(tài)隨機存儲器(DRAM)6.3.5 半導體存儲器的容量擴展6.4 可編程邏輯器件PLD概述6.4.1 PLD的結構6.4.2 PLD邏輯表示法6.5 可編程陣列邏輯(PAL)6.5.1 組合輸出型6.5.2 時序輸出型6.5.3 PAL的邏輯設計6.6 通用陣列邏輯(GAL)6.6.1 GAL的邏輯結構6.6.2 輸出邏輯宏單元OLMC6.6.3 結構控制字6.6.4 OLMC的工作模式6.6.5 行地址布局6.6.6 開發(fā)工具6.6.7 應用GAL芯片的設計過程6.7 現(xiàn)場可編程門陣列FPGA6.7.1 FPGA的特點6.7.2 基于查找表的FPGA結構6.7.3 XilinxFPGA的結構6.7.4 XilinxFPGA的配置(Configuration)6.7.5 CycloneFPGA的結構6.7.6 CycloneFPGA的配置簡介小結思考題和習題第7章 數(shù)字系統(tǒng)設計7.1 數(shù)字系統(tǒng)概述7.1.1 數(shù)字系統(tǒng)的基本概念7.1.2 數(shù)字系統(tǒng)的發(fā)展簡史7.2 數(shù)字系統(tǒng)設計的基本概念7.2.1 數(shù)字系統(tǒng)設計的描述方法7.2.2 數(shù)字系統(tǒng)的設計過程7.2.3 數(shù)字系統(tǒng)的設計方法7.2.4 數(shù)字系統(tǒng)的驗證7.2.5 數(shù)字系統(tǒng)的測試7.3 數(shù)字系統(tǒng)設計的基本知識7.3.1 數(shù)字系統(tǒng)的算法流程圖7.3.2 寄存器傳輸語言7.3.3 算法狀態(tài)機圖7.3.4 硬件描述語言(HDL)7.4 基于標準邏輯部件的數(shù)字系統(tǒng)設計7.4.1 基于標準IC模塊的數(shù)字系統(tǒng)設計7.4.2 基于通用微處理器的數(shù)字系統(tǒng)設計7.4.3 基于DSP的數(shù)字系統(tǒng)設計7.5 基于可編程邏輯器件的數(shù)字系統(tǒng)設計7.5.1 編程環(huán)境7.5.2 設計流程圖7.5.3 基于邏輯原理圖輸入方式的設計7.5.4 基于VHDL輸入方式的設計小結思考題與習題第8章 建模與仿真8.1 建模與仿真的基本知識8.1.1 模型與模型方法8.1.2 建?；顒?.1.3 系統(tǒng)8.1.4 物理模型和數(shù)學模型8.1.5 仿真8.1.6 計算機仿真8.2 數(shù)字系統(tǒng)建模8.2.1 數(shù)字系統(tǒng)的模型8.2.2 邏輯級的功能模型8.2.3 寄存器級的功能模型8.2.4 寄存器級的行為模型8.2.5 寄存器級的內部模型8.2.6 結構模型8.2.7 模型的層次8.3 數(shù)字系統(tǒng)仿真8.3.1 仿真概念8.3.2 仿真分類8.4 邏輯仿真8.4.1 邏輯仿真原理8.4.2 邏輯仿真分類8.4.3 編譯法8.4.4 表驅動法8.5 高層次仿真8.5.1 VHDL仿真過程8.5.2 VHDL的內部模型8.5.3 VHDL仿真算法8.6 仿真軟件ModelSim應用8.6.1 仿真軟件ModelSim的特點8.6.2 軟件ModelSim的主要窗口8.6.3 仿真實例小結思考題與習題第9章 故障測試與診斷9.1 概述9.2 故障模型9.2.1 固定型故障9.2.2 橋接故障9.2.3 暫態(tài)故障9.2.4 時滯故障9.3 邏輯函數(shù)的異或表示形式9.3.1 定義式與常用公式9.3.2 邏輯函數(shù)的異或表達式9.3.3 展開定理9.4 故障等價與故障壓縮9.4.1 故障等價9.4.2 故障支配9.4.3 故障壓縮9.5 組合邏輯電路的測試及其生成算法9.5.1 基本術語9.5.2 路徑敏化法9.5.3 D算法9.5.4 PODEM算法9.6 時序邏輯電路的測試及其生成算法9.6.1 時序邏輯電路的特點9.6.2 時序邏輯電路測試中的特殊問題9.6.3 有關時序邏輯電路的一些定義9.6.4 同步時序邏輯電路的測試方法9.7 存儲器的測試9.7.1 隨機存儲器的故障模型9.7.2 周邊電路的測試9.7.3 存儲器的測試內容9.7.4 存儲器的測試算法與測試方法9.8 PLA的測試9.8.1 PLA的結構特點9.8.2 PLA故障的特殊性9.8.3 PLA的測試生成算法與可測性設計簡介小結思考題與習題參考文獻

章節(jié)摘錄

插圖：第1章 邏輯代數(shù)基礎邏輯代數(shù)源于哲學領域中的邏輯學。1847年，英國數(shù)學家喬治·布爾（GeorgeBoole）成功地將形式邏輯歸結為一種代數(shù)演算，創(chuàng)立了有名的布爾代數(shù)。此后于1938年，C.E.香農（Shannon）將布爾代數(shù)應用于電話繼電器的開關電路設計，提出了“開關代數(shù)”。隨著微電子技術的發(fā)展，集成邏輯門電路已經取代了機械觸點開關。故“開關代數(shù)”這個術語目前已很少再用。為了與“數(shù)字系統(tǒng)邏輯設計”這一術語相適應，人們更習慣于把開關代數(shù)稱作邏輯代數(shù)。因此，可以說邏輯代數(shù)是布爾代數(shù)向信息技術領域的延伸。邏輯代數(shù)是研究數(shù)字系統(tǒng)邏輯設計的基礎理論。本章將從應用的角度，介紹邏輯代數(shù)的基本概念、基本公式和規(guī)則、邏輯函數(shù)的表示形式及其化簡方法。1.1 邏輯代數(shù)與數(shù)字系統(tǒng)在介紹邏輯代數(shù)與數(shù)字系統(tǒng)之前，先介紹一些與它們相關的概念。1.1.1 數(shù)字信號、數(shù)字電路與邏輯電路1.數(shù)字信號在自然界中存在著許多物理量，如溫度、壓力等，它們在時間和數(shù)值上都具有連續(xù)變化的特點。這種連續(xù)變化的物理量，習慣上稱作模擬量。表示模擬量的信號稱作模擬信號。而模擬信號通常表示成電量（電壓、電流等）隨時間變化的連續(xù)函數(shù)。因此，模擬信號就是用電量（電壓、電流等）去模擬其他物理量所得到的連續(xù)函數(shù)。

編輯推薦

《實用數(shù)字邏輯》由北京航空航天大學出版社出版。

圖書封面

評論、評分、閱讀與下載

---

    實用數(shù)字邏輯 PDF格式下載

---