Verilog嵌入式數(shù)字系統(tǒng)設(shè)計(jì)教程

前言

本書的翻譯是由兩位年輕人和我共同完成的，其中一位已經(jīng)在生命科學(xué)和電子科學(xué)的交叉領(lǐng)域探索了10年。由于她的幫助，我只需要翻譯第6～10章，以及幾個(gè)附錄。我們互相交換審核，顯著提高了翻譯的質(zhì)量，并加快了翻譯的進(jìn)度。翻譯本書的出發(fā)點(diǎn)是，幫助所有對(duì)數(shù)字系統(tǒng)設(shè)計(jì)感興趣的年輕人學(xué)習(xí)和掌握嵌人式數(shù)字系統(tǒng)的新技術(shù)和新方法。因此在翻譯的過程中，我們盡量從讀者理解課程內(nèi)容的角度出發(fā)，思考如何才能更清楚、更準(zhǔn)確地用中文介紹書中的內(nèi)容。由于本書是針對(duì)計(jì)算機(jī)軟件專業(yè)大學(xué)本科二年級(jí)學(xué)生的課程，所以作者的講述是從基礎(chǔ)電路知識(shí)開始，逐步深入，最后試圖達(dá)到對(duì)嵌入式系統(tǒng)有比較深刻和全面理解的高度。在翻譯的過程中，我們逐漸對(duì)作者在這一領(lǐng)域深厚的學(xué)術(shù)和工程設(shè)計(jì)功底有了比較深刻的體會(huì)。作者通過問答的方式幫助學(xué)生理解基礎(chǔ)知識(shí)的教學(xué)方法，確實(shí)是每位教師應(yīng)該學(xué)習(xí)的。這就是那么多著名大學(xué)的教授和Tensilica設(shè)計(jì)公司的首席科學(xué)家對(duì)本書做出如此之高評(píng)價(jià)的原因。本書翻譯工作的具體安排如下：前言、序言、第1～5章的翻譯由夏嘉寧完成，目錄、第6～10章以及附錄A、B、C、D和索引的翻譯由夏宇聞完成；其中第9章的翻譯初稿由北京航空航天大學(xué)高等工程學(xué)院的本科生王文杰同學(xué)完成。王文杰同學(xué)是我在北京航空航天大學(xué)的關(guān)門弟子，他在完成畢業(yè)設(shè)計(jì)后，以總分第一名的成績(jī)被清華大學(xué)微電子所錄取為IC設(shè)計(jì)專業(yè)的碩士研究生。全書的最終審校和定稿由夏宇聞負(fù)責(zé)。本書的終稿完成后，經(jīng)過上海瀾起IC設(shè)計(jì)公司技術(shù)總監(jiān)山崗先生的認(rèn)真審閱。北京神州龍芯IC設(shè)計(jì)公司的樊榮、陳巖、甘偉、劉家正、周鵬飛等工程師，和正在實(shí)習(xí)的研究生李鵬、宋成偉、邢志成、徐樹、彭寅、田宇等同學(xué)認(rèn)真閱讀了全書的翻譯稿，并提出了寶貴的修改意見，他們的反饋顯著提高了翻譯的質(zhì)量，在此表示衷心的感謝。

內(nèi)容概要

通過系統(tǒng)設(shè)計(jì)的背景來講解數(shù)字設(shè)計(jì)，全面覆蓋了與嵌入式系統(tǒng)設(shè)計(jì)相關(guān)的各個(gè)方面，其中各章節(jié)不僅講述了邏輯設(shè)計(jì)本身，還闡述了處理器、存儲(chǔ)器、輸入/輸出接口和實(shí)現(xiàn)技術(shù)。 本書特別強(qiáng)調(diào)在數(shù)字系統(tǒng)設(shè)計(jì)時(shí)，除了考慮邏輯設(shè)計(jì)外，還必須考慮用現(xiàn)實(shí)世界的工程方法來實(shí)現(xiàn)嵌入式系統(tǒng)的設(shè)計(jì)存在的許多約束條件和制約因素，諸如電路面積、電路的互連、接口的需求、功耗和速度性能等，重點(diǎn)講解基于硬件描述語(yǔ)言（HDL）的設(shè)計(jì)和驗(yàn)證。全書列舉了大量的Verilog例子，通過把數(shù)字邏輯作為嵌入式系統(tǒng)設(shè)計(jì)的一部分進(jìn)行講解，有效地加深讀者對(duì)硬件的理解?！　”緯蔀橛?jì)算機(jī)工程、計(jì)算機(jī)科學(xué)和電子工程學(xué)科的學(xué)生學(xué)習(xí)數(shù)字設(shè)計(jì)打下堅(jiān)實(shí)的基礎(chǔ)。

作者簡(jiǎn)介

阿申登（Peter J，Ashenden）是阿德萊德太學(xué)的副教授靶,Ashenden Design公司的創(chuàng)辦人這是一家專門從事電子設(shè)計(jì)自動(dòng)化EDA業(yè)務(wù)的咨詢公司Ashenden博士一直專心致力于IEEE VHDL標(biāo)準(zhǔn)委員會(huì)的工作，并在VHDL語(yǔ)言的進(jìn)一步發(fā)展中，縫續(xù)發(fā)揮重要作用  在2003—2005年期間，他曾擔(dān)任IE

書籍目錄

第1章 引言和方法學(xué)　1.1 數(shù)字系統(tǒng)和嵌入式系統(tǒng)　1.2 二進(jìn)制表示法和電路元件　1.3 實(shí)際的電路　　1.3.1 集成電路　　1.3.2 邏輯電平　　1.3.3 靜態(tài)負(fù)載電平　　1.3.4 電容負(fù)載和傳播延遲　　1.3.5 線路延遲　　1.3.6 時(shí)序　　1.3.7 電源　　1.3.8 面積和芯片封裝　1.4 模型　1.5 設(shè)計(jì)方法學(xué)　1.6 全章總結(jié)　1.7 進(jìn)一步閱讀的參考資料　練習(xí)題第2章 組合電路基本知識(shí)　2.1 布爾函數(shù)與布爾代數(shù)　　2.1.1 布爾函數(shù)　　2.1.2 布爾代數(shù)　　2.1.3 布爾方程的Verilog模型　2.2 二進(jìn)制編碼　　2.2.1 使用向量的二進(jìn)制編碼　　2.2.2 位錯(cuò)誤　2.3 組合元件和集成電路　　2.3.1 解碼器和編碼器　　2.3.2 多路選擇器　　2.3.3 低電平有效邏輯　2.4 組合電路的驗(yàn)證　2.5 本章總結(jié)　2.6 進(jìn)一步閱讀的參考資料　練習(xí)題第3章 數(shù)字基礎(chǔ)　3.1 無符號(hào)整數(shù)　　3.1.1 無符號(hào)整數(shù)的編碼　　3.1.2 無符號(hào)整數(shù)的運(yùn)算　　3.1.3 格雷碼（Gray code）　3.2 有符號(hào)整數(shù)　　3.2.1 有符號(hào)整數(shù)的編碼　　3.2.2 有符號(hào)整數(shù)的操作　3.3 定點(diǎn)數(shù)　　3.3.1 定點(diǎn)數(shù)的編碼　　3.3.2 對(duì)定點(diǎn)數(shù)的操作　3.4 浮點(diǎn)數(shù)　3.5 本章總結(jié)　3.6 進(jìn)一步閱讀的參考資料　練習(xí)題第4章 時(shí)序電路基礎(chǔ)　4.1 存儲(chǔ)單元　　4.1.1 觸發(fā)器和寄存器　　4.1.2 移位寄存器　　4.1.3 鎖存　4.2 計(jì)數(shù)器　4.3 順序數(shù)據(jù)路徑和控制　4.4 由時(shí)鐘同步的時(shí)序方法學(xué)　　4.4.1 異步輸入　　4.4.2 時(shí)序電路的驗(yàn)證　　4.4.3 異步時(shí)序的方法學(xué)　4.5 本章總結(jié)　4.6 進(jìn)一步閱讀的參考資料　練習(xí)題第5章 存儲(chǔ)器　……第6章 實(shí)現(xiàn)技術(shù)和工藝第7章 處理器基礎(chǔ)第8章 接口第9章 加速器第10 章 設(shè)計(jì)方法學(xué)附錄A 知識(shí)測(cè)試問答答案附錄B 電子電路入門附錄C 用于綜合的Verilog附錄D Gumnut微控制器核索引

章節(jié)摘錄

插圖：第1章 引言和方法學(xué)第1章將介紹蘊(yùn)涵在現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)中的一些十分重要的思想，其中包括了相當(dāng)數(shù)量的基礎(chǔ)知識(shí)。其宗旨是闡明全書內(nèi)容的脈絡(luò)，以便在隨后的各章中展開更深入的討論。首先介紹構(gòu)成數(shù)字系統(tǒng)的基本電路元件，并考察把這些元件連接在一起，完成所需功能的一些方法。我們也要考慮某些必須牢記的非理想效應(yīng)，因?yàn)檫@些非理想效應(yīng)會(huì)對(duì)設(shè)計(jì)產(chǎn)生強(qiáng)制的約束。然后，我們把關(guān)注點(diǎn)集中在基于硬件描述語(yǔ)言模型的系統(tǒng)設(shè)計(jì)過程上。以系統(tǒng)化的方式處理設(shè)計(jì)的全過程，以便開發(fā)出滿足現(xiàn)代應(yīng)用需求的復(fù)雜系統(tǒng)。1.1　數(shù)字系統(tǒng)和嵌入式系統(tǒng)是一本講解數(shù)字設(shè)計(jì)（digital design）的教科書。下面來探討一下數(shù)字和設(shè)計(jì)這兩個(gè)詞。數(shù)字是指以一種特殊的方式，即只用兩個(gè)電平（I/O）來表示信息的電子線路。這樣做的主要目的是提高電路的可靠性和準(zhǔn)確性。后面將看到采用數(shù)字化辦法帶來的許多好處。也常用邏輯這個(gè)術(shù)語(yǔ)來表示數(shù)字電路，即用兩個(gè)電平（I/O）表示邏輯的真值，以便用邏輯規(guī)則來分析數(shù)字電路。這為構(gòu)建邏輯系統(tǒng)奠定了強(qiáng)有力的數(shù)學(xué)基礎(chǔ)。設(shè)計(jì)這個(gè)詞是指：規(guī)劃出構(gòu)建滿足給定需求，同時(shí)也滿足一系列約束條件（即成本、性能、功耗、體積、質(zhì)量和其他條件）的電路系統(tǒng)的全過程。本書將把講述的重點(diǎn)放在設(shè)計(jì)方面，并為設(shè)計(jì)復(fù)雜的數(shù)字系統(tǒng)建立一套方法學(xué)。數(shù)字電路的歷史悠久且耐人尋味。在數(shù)字電路之前，人們已開發(fā)應(yīng)用了機(jī)械系統(tǒng)、機(jī)電系統(tǒng)以及模擬電路系統(tǒng)。這些系統(tǒng)大部分應(yīng)用于商業(yè)和軍事領(lǐng)域，用于進(jìn)行數(shù)值計(jì)算，例如，用于賬目計(jì)算或彈道表的計(jì)算。不過，這些系統(tǒng)有許多弊端，包括：計(jì)算不準(zhǔn)確、速度慢、維護(hù)費(fèi)用昂貴。

媒體關(guān)注與評(píng)論

《Verilog嵌入式數(shù)字系統(tǒng)設(shè)計(jì)教程》這本書所闡述的內(nèi)容是基于反映現(xiàn)實(shí)世界數(shù)字系統(tǒng)設(shè)計(jì)實(shí)踐活動(dòng)的現(xiàn)代觀點(diǎn)的。目前，大學(xué)教程通常遠(yuǎn)遠(yuǎn)落后于工業(yè)界的開發(fā)技術(shù)，在這種時(shí)刻，本書的出版為計(jì)算機(jī)工程，電子工程和計(jì)算機(jī)科學(xué)的學(xué)生提供了必要的信息?！?   ——Donald Hung，圣何塞州立（San Jose State）大學(xué)Peter J.Ashenden正在為教育下一代的數(shù)字邏輯設(shè)計(jì)師，身先士卒，帶頭開辟一條通向新課程的道路。由于認(rèn)識(shí)到數(shù)字設(shè)計(jì)已經(jīng)從以門邏輯組裝為中心的專用邏輯，轉(zhuǎn)變?yōu)橐蕴幚砥髟O(shè)計(jì)為中心的嵌入式系統(tǒng)，Ashenden博士把關(guān)注的焦點(diǎn)從門轉(zhuǎn)向現(xiàn)代設(shè)計(jì)和復(fù)雜集成器件的整合，這些集成器供的物理實(shí)現(xiàn)可以采用許多種形式。　　——Grant Martin，首席科學(xué)家，Tensilica公司

編輯推薦

《Verilog嵌入式數(shù)字統(tǒng)設(shè)計(jì)教程》是通過系統(tǒng)設(shè)計(jì)的背景來講解數(shù)字設(shè)計(jì)的，作者采用了這種最先進(jìn)的現(xiàn)代純的教學(xué)途徑。《Verilog嵌入式數(shù)字系統(tǒng)設(shè)計(jì)教程》盡量縮減與目前實(shí)際設(shè)計(jì)方法沒有關(guān)系的已過時(shí)篇幅，而把講述的重點(diǎn)放在現(xiàn)代化的和不斷發(fā)展著的設(shè)計(jì)技術(shù)上基于硬件描述語(yǔ)言（HDL）的設(shè)計(jì)和驗(yàn)證是《Verilog嵌入式數(shù)字系統(tǒng)設(shè)計(jì)教程》的講解重點(diǎn)，書中使用了大量的Verilog例子，通過把數(shù)字邏輯作為嵌入式系統(tǒng)設(shè)計(jì)的一部分進(jìn)行講解，有效地加深了讀者對(duì)硬件的理解嵌入式數(shù)字系統(tǒng)是由硬件和軟件兩部分組成的，因此數(shù)字系統(tǒng)的設(shè)計(jì)和分析必須要有硬件的基礎(chǔ)知識(shí)《Verilog嵌入式數(shù)字系統(tǒng)設(shè)計(jì)教程》可為計(jì)算機(jī)工程、計(jì)算機(jī)科掌和電子工程學(xué)科的學(xué)生學(xué)習(xí)數(shù)字設(shè)計(jì)打下堅(jiān)實(shí)的基地。Verilog嵌入式數(shù)字系統(tǒng)設(shè)計(jì)教程Digital Design：An Embedded Systems Approach Using Verilog 　　從系統(tǒng)設(shè)計(jì)的內(nèi)容和視角，對(duì)數(shù)字設(shè)計(jì)進(jìn)行講解　　大量列舉Verilog例子，以展示硬件描述語(yǔ)言（HDL）在抽象行為級(jí)和寄存器傳輸級(jí)的使用，以及如何用于低層次的驗(yàn)證和驗(yàn)證環(huán)境的梅建。　　全書始終包含許多可以實(shí)際運(yùn)行的例子，幫助讀者加深對(duì)書中內(nèi)容的理解，并提升本書的保存價(jià)值?！　∠鄳?yīng)的網(wǎng)頁(yè)可連接到：Synplicity、Mentor Graphics和Xilinx的FPGA設(shè)計(jì)工具，本書中所有例子的Verilog源代碼，講課用幻燈片，實(shí)驗(yàn)室硬項(xiàng)目，練習(xí)題的解答。

圖書封面

圖書標(biāo)簽Tags

無

評(píng)論、評(píng)分、閱讀與下載

---

    Verilog嵌入式數(shù)字系統(tǒng)設(shè)計(jì)教程 PDF格式下載

---