嵌入式實時系統(tǒng)的DSP軟件開發(fā)技術(shù)

內(nèi)容概要

　　《嵌入式實時系統(tǒng)的DSP軟件開發(fā)技術(shù)》詳細介紹了DSP在嵌入式實時系統(tǒng)設(shè)計中的軟件開發(fā)方法，是討DSP軟件設(shè)計技術(shù)的專業(yè)技術(shù)指南。內(nèi)容包括數(shù)字信號處理技術(shù)、嵌入式實時系統(tǒng)與DS的內(nèi)在關(guān)聯(lián)性、DSP嵌入式系統(tǒng)基本開發(fā)步驟、DSP硬件結(jié)構(gòu)及DSP軟件性能與其硬件結(jié)構(gòu)的關(guān)系DSP軟件設(shè)計的優(yōu)化方法和技術(shù)、DSP軟件設(shè)計的實時操作技術(shù)、DSP系統(tǒng)的測試和調(diào)試方法多CPU片上系統(tǒng)開發(fā)中嵌入式DSP軟件設(shè)計技術(shù)等。隨書附光盤一張，內(nèi)含書中大量應(yīng)用實的代碼。　　《嵌入式實時系統(tǒng)的DSP軟件開發(fā)技術(shù)》適合對DSP軟件技術(shù)開發(fā)有興趣的本科生、研究生、研發(fā)人員讀。

作者簡介

作者：（美國）奧沙那（Robert Oshana） 譯者：鄭紅 劉振強 王鵬Robert Oshana是德州儀器(TL)DSP系統(tǒng)部軟件開發(fā)組的工程管理人。具有超過24年的嵌入式實時軟件開發(fā)經(jīng)驗，針對不同的工業(yè)領(lǐng)域，包括軍事和業(yè)領(lǐng)域。他也是Southern Methodist University的兼職教授，教授研究生軟件工程以嵌入式實吋系統(tǒng)課程。他經(jīng)常在嵌入式系統(tǒng)會議上發(fā)言，在軟件工程和嵌入式實時系統(tǒng)面有多種出版物發(fā)表。Robert是一位資深的專業(yè)工程師，IEEE的高級會員。

書籍目錄

第1章 數(shù)字信號處理概論1.1 什么是數(shù)字信號處理？1.2 數(shù)字信號處理簡史1.3 DSP的優(yōu)點1.4 DSP系統(tǒng)1.4.1 模／數(shù)轉(zhuǎn)換1.4.2 數(shù)／模轉(zhuǎn)換1.5 DSP的應(yīng)用1.5.1 低成本DSP應(yīng)用1.5.2 低功耗DSP應(yīng)用1.5.3 高性能DSP應(yīng)用1.6 結(jié) 論第2章 嵌入式系統(tǒng)與實時系統(tǒng)總括2.1 實時系統(tǒng)2.2 硬實時系統(tǒng)和軟實時系統(tǒng)2.2.1 硬實時系統(tǒng)和軟實時系統(tǒng)簡介2.2.2 實時系統(tǒng)與分時系統(tǒng)的區(qū)別2.2.3 DSP系統(tǒng)是硬實時系統(tǒng)2.2.4 硬實時系統(tǒng)2.3 實時事件的種類與特點2.4 有效執(zhí)行與執(zhí)行環(huán)境2.5 實時系統(tǒng)設(shè)計的挑戰(zhàn)2.5.1 響應(yīng)時間2.5.2 從失敗中？復(fù)2.5.3 分布式和多處理器結(jié)構(gòu)2.6 嵌入式系統(tǒng)2.7 總 結(jié)第3章 DSP嵌入式系統(tǒng)開發(fā)生命周期概論3.1 嵌入式系統(tǒng)3.2 DSP嵌入式系統(tǒng)的生命周期3.2.1 步驟1 檢查系統(tǒng)的全部要求3.2.2 步驟2 選擇系統(tǒng)要求的硬件元器件3.2.3步驟3 理解DSP基礎(chǔ)和構(gòu)架第4章 數(shù)字信號處理算法概述4.1 算法的定義4.2 DSP系統(tǒng)4.2.1 模數(shù)轉(zhuǎn)換4.2.2 Nyquist準則4.2.3 混淆4.2.4 抗混淆濾波器4.2.5 采樣率和處理器速度4.2.6 A／D轉(zhuǎn)換器4.2.7 D／A轉(zhuǎn)換器4.2.8 多采樣率應(yīng)用4.2.9 采樣小結(jié)4.3 濾波器簡介4.3.1 簡介4.3.2 什么是濾波器？4.3.3 更多可選擇濾波器4.3.4 相位響應(yīng)4.3.5 濾波器類型小結(jié)4.4 有限沖激響應(yīng)濾波器（FIR）4.4.1 FIR移動平均濾波器4.4.2 歸一化思想4.4.3 硬件實現(xiàn)（流程圖）4.4.4 基本軟件實現(xiàn)4.4.5 FIR濾波器特性4.4.6 自適應(yīng)FIR濾波器4.4.7 FIR濾波器的設(shè)計與實現(xiàn)4.4.8 DSF器件的基本FIR優(yōu)化4.4.9 FIR濾波器小結(jié)4.5 無限沖激響應(yīng)濾波器（IIR）4.5.1 IIR簡介4.5.2 IIR的差分方程4.5.3 IIR的傳遞函數(shù)4.5.4 IIR濾波器設(shè)計4.5.5 IIR的平衡設(shè)計4.5.6 IIR小結(jié)4.6 濾波器實現(xiàn)的DSP結(jié)構(gòu)優(yōu)化4.7 實現(xiàn)一個FIR濾波器4.8 快速傅里葉變換·4.8.1 時間和頻率4.8.2 離散傅里葉變換4.8.3 快速傅里葉變換4.8.4 FFT算法形式4.8.5 FFT實現(xiàn)問題4.8.6 FFT小結(jié)第5章 DSP體系結(jié)構(gòu)5.1 高速、專門的運算5.1.1 乘加單元5.1.2 并行算術(shù)邏輯單元5.1.3 量化表示5.2 高帶寬存儲器結(jié)構(gòu)5.2.1 數(shù)據(jù)和指令存儲器5.2.2 存儲器選擇5.2.3 高速寄存器5.2.4 存儲交叉5.2.5 存儲塊切換5.2.6 DSP高速緩存5.2.7 執(zhí)行時間可預(yù)估性5.2.8 存儲器直接存?。―MA）5.3 流水線處理5.3.1 限制5.3.2 資源沖突5.3.3 流水線控制5.4 特殊指令和尋址方式5.5 DSP體系結(jié)構(gòu)實例5.6 VLlw載入和存儲DSP5.7 小結(jié)第6章 DSP軟件優(yōu)化6.1 概述6.1.1 什么是優(yōu)化6.1.2 處理過程6.2 加速經(jīng)常性事件6.2.1 加速經(jīng)常性事件——DSP結(jié)構(gòu)6.2.2 加速經(jīng)常性事件——DSP算法……第7章 基于DSP的電源優(yōu)化技術(shù)第8章 DSP實時操作系統(tǒng)第9章 測試和調(diào)試DSP系統(tǒng)第10章 DSP軟件開發(fā)管理第11章 基于多核片上系統(tǒng)架構(gòu)的嵌入式DSP軟件設(shè)計第12章 DSP軟件技術(shù)的未來附錄A嵌入式DSP系統(tǒng)應(yīng)用的軟件性能工程附錄BDSP優(yōu)化的更多提示和技巧附錄CDSP和嵌入式系統(tǒng)的緩存詳述附錄E實時DSP系統(tǒng)分析技術(shù)附錄FDSP算法開發(fā)——規(guī)定和準則

章節(jié)摘錄

版權(quán)頁：插圖：實時系統(tǒng)如此復(fù)雜，以至于應(yīng)用通常分布在一些通信系統(tǒng)中的多處理器系統(tǒng)執(zhí)行，這向多處理器系統(tǒng)中應(yīng)用劃分有關(guān)的設(shè)計者提出了挑戰(zhàn)。這些系統(tǒng)包含了一些不同節(jié)點上的處理。一個節(jié)點也許是DsP，另一個節(jié)點也許是普通用途的處理器，一些特殊的硬件處理單元等。這導(dǎo)致了一些_丁程師團隊設(shè)計方面的挑戰(zhàn)：系統(tǒng)的初始化——初始化一個多處理器系統(tǒng)非常復(fù)雜。在大多數(shù)多處理器系統(tǒng)中，軟件裝載文件駐留在普通用途的處理節(jié)點上。直接連接普通用途處理器的節(jié)點，比如DSP，將首先被初始化。在這些節(jié)點完成裝載和初始化后，在其他相連的節(jié)點上重復(fù)同樣的過程直到系統(tǒng)完成初始化。處理器接口——當多處理器必須彼此通信時，必須小心保證處理器之間的接口上的消息被很好地定義并與處理單元相一致。消息協(xié)議中的不同，包括大小字節(jié)誰在前、字節(jié)順序和其他連接規(guī)則，可以使系統(tǒng)集成復(fù)雜化，尤其有些系統(tǒng)需要向后兼容。分布式加載——早先提到，多處理器導(dǎo)致分布應(yīng)用的挑戰(zhàn)，可能發(fā)展該應(yīng)用以支持在處理單元之間的有效應(yīng)用劃分。應(yīng)用劃分的錯誤可以導(dǎo)致系統(tǒng)瓶頸，通過過載某些處理單元并留下其他的不加利用，使系統(tǒng)全兼容性退化。應(yīng)用開發(fā)者必須設(shè)計應(yīng)用以在處理單元之間有效地劃分。

編輯推薦

《嵌入式實時系統(tǒng)的DSP軟件開發(fā)技術(shù)》：嵌入式系統(tǒng)譯叢

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    嵌入式實時系統(tǒng)的DSP軟件開發(fā)技術(shù) PDF格式下載

---