TMS320 C6000 DSP結構原理與硬件設計

前言

TMS320 C6000系列DSP是TI公司的TMS320 DSP家族的重要系列。該系列DSP芯片的CPU采用多功能單元并行和支持多級流水線的VLIW結構，擁有大尋址范圍的片內(nèi)和片外分層的存儲器體系，集成了豐富的組件和外圍功能模塊。其結構先進、性價比高，廣泛應用于通信、圖像/視頻處理、語音處理、雷達、聲納、醫(yī)療設備及自動控制等方面。本書以C6000系列DSP中的定點C62X DSP和浮點C67X DSP為描述對象，全面介紹其內(nèi)部硬件結構、工作原理、寄存器定義和設置，并給出使用方法和設計實例；詳細分析中央處理單元CPU、片內(nèi)分層的存儲器、增強的直接存儲器存取EDMA、外部存儲器接口EMIF、主機接口HP1、多通道緩沖串行口McBSP、多通道音頻串行口McASP、I2C總線模塊、通用輸入／輸出GPIO接口、定時器、擴展總線XBUS、PCI總線、鎖相環(huán)PLL和節(jié)能邏輯(Power—Done)等部分的結構原理與硬件設計方法，并給出基于C6713 DSP的HFC網(wǎng)絡反向通道噪聲頻譜實時檢測系統(tǒng)的設計實例。對每部分的描述都采用由外及里、從整體到局部再到整體的路線，先概括其組成結構和對外引腳，再詳述相關寄存器的定義與設置，然后結合硬件結構和寄存器設置說明模塊的原理與工作過程，最后給出模塊的使用方法和應用實例。

內(nèi)容概要

　　介紹TI公司的TMS320 C6000系列DSP的結構原理和硬件設計方法，主要以定點C62X和浮點C67X為描述對象， 全面剖析高度并行的CPU內(nèi)核、分層次的存儲器結構和豐富的集成外圍模塊，詳細分析CPU、存儲器，EDMA、EMIF、HPI、McBSP、McASP、I2C總線,GPIO、定時器、擴展總線、PCI總線、鎖相環(huán)和節(jié)能邏輯等部分的結構原理與使用方法，并給出基于C6713 DSP的實際應用系統(tǒng)的硬件設計實例?！　”緯勺鳛殡娮有畔?、通信工程、計算機應用及自動控制等專業(yè)高年級本科生或研究生的教學參考書，也可供從事DSP應用系統(tǒng)設計的科技術人員使用。

書籍目錄

第1章 TMS320C6000系列DSP簡介1.1 概述1.2 C6000DSP的定點和浮點系列及代碼兼容性1.3 TMS320C6000DSP技術特征1.3.1 高度并行的CPU結構1.3.2 靈活的存儲器配置1.3.3 豐富的外設模塊1.4 本書的結構安排與導讀第2章 中央處理單元CPU工作原理分析2.1 CPU的組成單元2.2 CPU的程序執(zhí)行機構數(shù)據(jù)通道2.2.1 通用寄存器組A和B2.2.2 功能單元與指令映射2.2.3 寄存器組交叉路徑2.2.4 數(shù)據(jù)存儲器的讀取和存儲路徑2.2.5 數(shù)據(jù)地址路徑與尋址方式2.3 CPU的取指、譯碼與分配機制一流水線操作2.3.1 取指階段2.3.2 譯碼階段2.3.3 執(zhí)行階段2.4 控制寄存器2.5 中斷控制與中斷選擇2.5.1 中斷類型與優(yōu)先級2.5.2 有關中斷的控制寄存器2.5.3 中斷服務表2.5.4 中斷選擇第3章 C6000DSP內(nèi)部存儲器結構分析3.1 C6000DSP的存儲器映射3.2 C620X/C670XDSP片內(nèi)存儲器結構3.2.1 片內(nèi)程序存儲器的管理與工作模式3.2.2 C620X/C670XDSP的片內(nèi)數(shù)據(jù)存儲器3.3 C621X/C671XDSP片內(nèi)分層的存儲器結構3.3.1 第一級數(shù)據(jù)緩存LlD3.3.2 第一級程序緩存L1P3.3.3 第二級存儲器L23.4 存儲器的控制寄存器3.5 高速緩存的管理第4章 增強的直接存儲器訪問EDMA結構與原理4.1 EDMA概述4.1.1 直接存儲器訪問4.1.2 增強型直接存儲器訪問4.2 EDMA基本結構4.2.1 EDMA的組成4.2.2 參數(shù)RAM體說明4.3 EDMA控制寄存器4.3.1 EDMA事件選擇寄存器ESE14.3.2 EDMA優(yōu)先級隊列狀態(tài)寄存器PQSR4.3.3 EDMA通道中斷掛起寄存器CIPR4.3.4 EDMA通道中斷使能寄存器CIER4.3.5 EDMA通道鏈接使能寄存器CCER4.3.6 EDMA事件寄存器ER4.3.7 EDMA事件使能寄存器EER4.3.8 EDMA事件清除寄存器ECR4.3.9 EDMA事件設置寄存器ESR4.4 EDMA的傳輸過程4.4.1 EDMA的初始化與啟動4.4.2 EDMA傳輸?shù)耐娇刂?.4.3 EDMA傳輸?shù)念愋?.4.4 單元大小和汁數(shù)更新4.4.5 源地址/目的地址更新4.4.6 鏈接和終止一個EDMA傳輸4.4.7 EDMA的性能分析4.5 快速直接存儲器訪問工作原理4.5.1 初始化一個QDMA傳輸4.5.2 QDMA寄存器4.5.3 QDMA性能分析和優(yōu)先級4.6 EDMA應用實例4.6.1 單元同步的一維到一維數(shù)據(jù)傳輸4.6.2 陣列同步的二維到二維數(shù)據(jù)傳輸4.6.3 塊同步的一維到二維數(shù)據(jù)傳輸?shù)?章 外部存儲器接口EMIF結構原理與使用5.1 EMIF概述5.2 EMIF接口信號與說明5.3 EMIF的控制寄存器5.3.1 EMIF全局控制寄存器GBICTL5.3.2 EMIFCE空問控制寄存器CECTI.0～35.3.3 EMIFSDRAM控制寄存器SDCTI5.3.4 EMIFSDRAM時序控制寄存器SDTIM5.3.5 EMIFSDRAM擴展寄存器SDEXT5.4 EMIF與存儲器的接口及時序說明5.4.1 存儲器寬度5.4.2 EMIF存儲請求優(yōu)先級5.4.3 EMIF的SDRAM接口及時序說明5.4.4 EMIF的SBSRAM接口及時序說明5.4.5 EMIF的ASRAM接口5.5 EMIF使用實例5.5.1 EMIF與異步FIFO存儲器的接口實例5.5.2 EMIF與FLASH存儲器接口實例第6章 主機接口HPI的結構原理與應用第7章 多通道緩沖串行口McBSP結構原理與應用第8章 多通道音頻串行口McASP結構原理與應用第9章 定時器結構與工作原理第10章 12C模塊的原理與使用第11章 通用目的輸入輸出GPIO的功能分析第12章 外圍設備互連PCI接口原理第13章 擴展總線XBUS的原理和應用第14章 鎖相環(huán)控制器和節(jié)能模式的工作原理第15章 C6000DSP應用系統(tǒng)的硬件設計附錄 TMS320C6713DSP分組信號描述參考文獻

章節(jié)摘錄

在概括DSP特點和TMS320 DSP產(chǎn)品系列的基礎上首先說明TMS320 C6000 DSP的定點和浮點系列及其代碼兼容性；然后從高度并行的CPU結構、靈活的存儲器配置和豐富的外圍模塊等角度，詳細闡述TMS320 C6000系列DPS的技術特征；最后介紹本書的結構安排，指導讀者閱讀。數(shù)字信號處理器DSP(Digital Signal Processor)是一種具有特殊結構的微處理器，它專門為實現(xiàn)數(shù)字信號處理的各種算法而設計·因而在硬件結構上具有特殊性，如內(nèi)部存儲器采用程序總線和數(shù)據(jù)總線分開的哈佛結構。由于程序存儲器和數(shù)據(jù)存儲器在物理上是兩個獨立的存儲區(qū)域，可使取數(shù)據(jù)和取指令同時進行，大大提高處理器的處理能力；具有專門的硬件乘法器，容易完成數(shù)字信號處理中諸如卷積、濾波、FFT等算法中的乘法和累加基本運算；廣泛采用流水線操作，把一條指令分成取指、譯碼和執(zhí)行等階段．實現(xiàn)多條指令并行運行，縮短指令執(zhí)行時間。DSP因其獨特優(yōu)點，已被廣泛應用在信號處理、通信、雷達、自動控制及生物醫(yī)學等領域。隨著性能價格比的日益提高，DSP顯示出巨大的應用潛力。

編輯推薦

《TMS320 C6000 DSP結構原理與硬件設計》可作為電子信息、通信工程、汁算機應用及自動控制等專業(yè)高年級本科生或研究生的教學參考書，也可供從事DSP應用系統(tǒng)設計的科技術人員使用。

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    TMS320 C6000 DSP結構原理與硬件設計 PDF格式下載

---