開(kāi)源軟核處理器OpenRisc的SOPC設(shè)計(jì)

內(nèi)容概要

　　片上可編程系統(tǒng)（System On Programmable Chip，SOPC）已經(jīng)成為嵌入式系統(tǒng)的發(fā)展方向。《開(kāi)源軟核處理器OpenRisc的SOPC設(shè)計(jì)》介紹基于源代碼開(kāi)放的OpenRisc1200（以下簡(jiǎn)稱OR1200）軟核處理器的SOPC設(shè)計(jì)方法?！堕_(kāi)源軟核處理器OpenRisc的SOPC設(shè)計(jì)》分為兩部分，第一部分介紹OR1200軟核處理器的架構(gòu)和配置、Wishbone總線的標(biāo)準(zhǔn)及OR1200軟核處理器軟硬件開(kāi)發(fā)環(huán)境的建立；第二部分以具體實(shí)例說(shuō)明如何使用OR1200軟核處理器完成嵌入式設(shè)計(jì)，其中包括：調(diào)試接口的實(shí)現(xiàn)、OR1200控制片內(nèi)存儲(chǔ)器和I／O、串口、SDRAM、外部總線、以太網(wǎng)、LCD及SRAM；另外還介紹如何在OR1200上運(yùn)行嵌入式Linux，并針對(duì)第二部分給出部分源代碼?！　　堕_(kāi)源軟核處理器OpenRisc的SOPC設(shè)計(jì)》適合對(duì)SOPC或OR1200軟核處理器感興趣的初學(xué)者使用，也可作為嵌入式系統(tǒng)設(shè)計(jì)人員的自學(xué)用書，或作為相關(guān)專業(yè)研究生的教材和教師的教學(xué)參考書。

書籍目錄

第1章 SOPC及常用軟核處理器概述1.1 從SoC到SOPC1.3 常用軟核處理器概述1.2.1 LEON系列1.2.2 Altera公司的NiosII1.2.3 OpenCores組織的OpenRisc系列第2章 OR1200軟核的配置2.1 OR1200軟核的架構(gòu)2.2 OR1200軟核的組成2.3 OR1200軟核的配置第3章 Wishbone片上總線3.1 Wishbone總線概述3.2 Wishbone總線信號(hào)和時(shí)序3.2.1 Wishbone總線信號(hào)3.2.2 Wishbone總線循環(huán)3.2.3 Wishbone互連接口、結(jié)構(gòu)及工作原理3.2.4 Wishbone主設(shè)備和從設(shè)備模型第4章 軟件開(kāi)發(fā)工具的安裝和使用4.1 GNU交叉編譯環(huán)境的組成和建立4.1.1 交叉編譯4.1.2 binutils4.1.3 GCC4.1.4 GDB4.1.5鏈接描述文件4.2 make和Makefile的使用4.2.1 Makefile的基本結(jié)構(gòu)4.2.2 Makefile的變量4.2.3 隱含規(guī)則4.2.4 make的命令行選項(xiàng)4.3 加深對(duì)Makefile的理解4.3.1 匯編語(yǔ)言4.3.2 C語(yǔ)言4.4 ORlk系列CPU的體系結(jié)構(gòu)模擬器orlksim第5章 片內(nèi)存儲(chǔ)器和I／O控制器的設(shè)計(jì)5.1 FPGA內(nèi)部的RAM塊資源5.1.1 RAM塊的使用5.1.2 CyelonelI的RAM塊5.1.3 單口RAM塊的描述方法5.1.4 簡(jiǎn)單雙口RAM塊的描述方法5.1.5 單口ROM塊的描述方法5.2 I／O控制器的結(jié)構(gòu)和功能5.2.1 通用I／O控制器5.2.2 最簡(jiǎn)I／O控制器5.3 ORP概念及其定義5.4 設(shè)計(jì)與Wishbone兼容的RAM和ROM模塊5.4.1 RAM模塊5.4.2 ROM模塊5.5 最簡(jiǎn)I／O控制器及綜合結(jié)果分析5.5.1 最簡(jiǎn)I／O控制器5.5.2 綜合結(jié)果分析5.6 最小系統(tǒng)的建立、編譯和仿真5.6.1 最小系統(tǒng)的建立5.6.2 編寫程序5.6.3 仿真第6章 Debug接口的實(shí)現(xiàn)6.1 JTAG原理和標(biāo)準(zhǔn)6.1.1 JTAG簡(jiǎn)介6.1.2 基本單元6.1.3 總體結(jié)構(gòu)6.1.4 TAP狀態(tài)機(jī)6.1.5 應(yīng)用6.2 調(diào)試模塊的結(jié)構(gòu)及其與OR1200的連接方法6.2.1 DBGI簡(jiǎn)介6.2.2 DBGI結(jié)構(gòu)6.2.3 I／O端口6.2.4 內(nèi)部寄存器6.2.5 鏈結(jié)構(gòu)6.2.6 未來(lái)發(fā)展6.3 DBGI的集成和板級(jí)功能仿真6.3.1 DBGI的集成6.3.2 板級(jí)功能仿真6.4 GDB、JTAG、GDBServer、orlksim的工作原理6.4.1 GDB6.4.2 GDB和JTAG Server6.4.3 GDB和GDBServer6.4.4 GDB和orlksim6.4.5 JTAG協(xié)議6.5 使用GDB和JTAG Server進(jìn)行Debug接口的調(diào)試6.6 使用DDD進(jìn)行可視化調(diào)試第7章 UARTl6550內(nèi)核的結(jié)構(gòu)和使用7.1 UART的概念、功能和發(fā)展7.2 UART的通信模式、數(shù)據(jù)格式和流控制7.2.1 通信模式7.2.2 數(shù)據(jù)格式7.2.3 流控制7.3 工業(yè)標(biāo)準(zhǔn)UART 165507.3.1 特性7.3.2 接口和結(jié)構(gòu)7.3.3 寄存器7.4 兼容16550的UART IP Core7.5 OR1200的異常和外部中斷處理7.6 集成帶有UART的系統(tǒng)7.6.1 集成7.6.2 編程7.7 仿真帶有UART的系統(tǒng)7.8 驗(yàn)證帶有UART的系統(tǒng)第8章 SDRAM的時(shí)序和控制器8.1 SRAM與DRAM8.1.1 SRAM8.1.2 IS61LV256168.1.3 DRAM8.1.4 SRAM和DRAM比較8.2 SDRAM的內(nèi)部結(jié)構(gòu)和控制時(shí)序8.2.1 結(jié)構(gòu)8.2.2 命令和初始化8.2.3 模式寄存器8.2.4 Bank行激活8.2.5 讀／寫時(shí)序8.2.6 自動(dòng)刷新8.3 SDRAM控制器wb_sdram8.4 集成和仿真存儲(chǔ)系統(tǒng)8.4.1 存儲(chǔ)器模型8.4.2 system_sdram.v8.4.3 ar2000_sdram.v8.4.4 ar2000_sdram_bench.v8.4.5 結(jié)構(gòu)8.4.6 仿真8.5 驗(yàn)證存儲(chǔ)系統(tǒng)第9章 外部異步總線控制器的設(shè)計(jì)9.1 異步總線控制器的結(jié)構(gòu)和功能9.1.1 異步總線的組成9.1.2 異步總線的讀／寫時(shí)序9.2 編寫異步總線控制器9.2.1 編寫代碼9.2.2 I／O端口9.3 異步總線控制器的仿真9.4 集成和仿真存儲(chǔ)系統(tǒng)9.4.1 存儲(chǔ)器模型9.4.2 system_eabus.v9.4.3 ar2000_eabus.v9.4.4 ar2000_eabus_bench.v9.4.5 結(jié)構(gòu)9.4.6 編程9.4.7 仿真第10章 ORPMon的功能和實(shí)現(xiàn)10.1 C語(yǔ)言函數(shù)接口10.1.1 寄存器使用10.1.2 堆棧幀10.1.3 參數(shù)傳遞和返回值10.2 ORPMon的基本功能及其實(shí)現(xiàn)方法10.2.1 ORPMon10.2.2 ORPMon基本工作原理10.2.3 特殊功能寄存器操作10.3 ORPMon的移植10.3.1 源代碼10.3.2 鏈接文件10.4 ORPMon的仿真10.5 ORPMon的運(yùn)行10.6 使用Flash運(yùn)行ORPMon第11章 以太網(wǎng)控制器的結(jié)構(gòu)和Linux驅(qū)動(dòng)11.1 以太網(wǎng)的CSMA／CD原理和MII接口11.1.1 CSMA／CD11.1.2 MII接口11.1.3 CSMA／CD的幀接收和發(fā)送過(guò)程11.2 OpenCores的以太網(wǎng)控制器11.2.1 以太網(wǎng)控制器簡(jiǎn)介11.2.2 以太網(wǎng)控制器的接口11.2.3 以太網(wǎng)控制器的寄存器11.2.4 緩沖描述符11.3 以太網(wǎng)控制器的內(nèi)部結(jié)構(gòu)11.3.1 控制器總體結(jié)構(gòu)11.3.2 MII管理模塊11.3.3 接收模塊11.3.4 發(fā)送模塊11.3.5 控制模塊11.3.6 狀態(tài)模塊11.3.7 寄存器模塊11.3.8 Wishbone接口模塊11.4 嵌入式Linux簡(jiǎn)介11.5 對(duì)Linux進(jìn)行配置、修改、編譯、下載和運(yùn)行11.6 使用0RPMon啟動(dòng)Linux11.6.1 設(shè)計(jì)可以啟動(dòng)Linux的ORPMon11.6.2 固化Linux11.7 集成以太網(wǎng)控制器11.7.1 system_eth.v11.7.2 ar2000_eth.v11.7.3驗(yàn)證以太網(wǎng)控制器第12章 LCD控制器的使用12.1 OpenCores的VGA／LCD控制器12.2 VGA／LCD控制器的接口與寄存器12.2.1 VGA／LCD控制器的接口12.2.2 VGA／LCD控制器的寄存器12.3 VGA／LCD控制器的使用方法12.3.1 視頻時(shí)序12.3.2 像素色彩12.3.3 帶寬需求12.4 集成和仿真VGA／LCD控制器12.5 驗(yàn)證VGA／LCD控制器第13章 SBSRAM的時(shí)序和控制器設(shè)計(jì)13.1 SBSRAM控制器的結(jié)構(gòu)和功能13.1.1 SBSRAM的概念13.1.2 SBSRAM控制器的讀／寫操作和時(shí)序13.2 編寫SBSRAM控制器13.3 SBSRAM控制器的仿真13.4 集成SSRAM控制器13.4.1 system_ssram.v13.4.2 ar2000_ssram.v13.5 驗(yàn)證SSRAM控制器附錄 UP-SOPC2000教學(xué)科研平臺(tái)參考文獻(xiàn)

章節(jié)摘錄

　　第1章　SOPC及常用軟核處理器概述　　SoC（System on Chip）稱為片上系統(tǒng)，它是指將一個(gè)完整的產(chǎn)品的功能集成在一個(gè)芯片上，SoC中包括微處理器、DSP、存儲(chǔ)器（ROM、RAM、Flash等）、總線以及I／O，甚至可以包括AD／DA、鎖相環(huán)等。集成電路和系統(tǒng)達(dá)到什么程度才算是SoC，并沒(méi)有嚴(yán)格的規(guī)定。片上使用IP（Intellectual Property）核是構(gòu)建SoC的重要步驟，IP核即知識(shí)產(chǎn)權(quán)核或者知識(shí)產(chǎn)權(quán)模塊，IP核在功能上已經(jīng)設(shè)計(jì)并得到驗(yàn)證，而且可以重復(fù)使用。當(dāng)要推出新產(chǎn)品時(shí)，SoC開(kāi)發(fā)人員可以將原來(lái)使用過(guò)的IP核移植到新的系統(tǒng)中，或者只修改一小部分電路就可以滿足新的設(shè)計(jì)要求；利用IP核的重復(fù)使用可以縮短新產(chǎn)品的開(kāi)發(fā)周期，降低開(kāi)發(fā)難度。例如，ARM公司的Risc架構(gòu)的ARM、IBM公司的PowerPC、MIPS公司的MIPS核、Fresscale公司的MCore等，這些需要交付一定的授權(quán)費(fèi)；還有一些IP核是開(kāi)源的，可免費(fèi)使用?！　?duì)于經(jīng)過(guò)驗(yàn)證又可批量應(yīng)用的系統(tǒng)芯片，可以做成專用集成電路（ASIC）而大量生產(chǎn)。而對(duì)于小批量應(yīng)用就面臨著高投資、高風(fēng)險(xiǎn)，這樣無(wú)法被中小企業(yè)、研究所以及大專高校等采用。在這樣的情況下，Altera公司于2000年首先提出了SOPC的概念。SOPC是基于FPGA的可重構(gòu)的SoC，嵌入在FPGA芯片上的系統(tǒng)組件，如微處理器、ROM／RAM、總線、I／0等模塊，都可以根據(jù)設(shè)計(jì)需要進(jìn)行靈活的修改，因此，SOPC是靈活的、高效的SoC解決方案。工程師們可以自由地發(fā)揮想象力，開(kāi)發(fā)出更具特色的嵌入式產(chǎn)品。

圖書封面

圖書標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    開(kāi)源軟核處理器OpenRisc的SOPC設(shè)計(jì) PDF格式下載

---