數(shù)字電子技術(shù)

內(nèi)容概要

　　《數(shù)字電子技術(shù)》緊密結(jié)合高職高專教育特色，適應(yīng)社十會(huì)實(shí)際需要，突出應(yīng)用性、實(shí)用性，加強(qiáng)實(shí)踐能力的培養(yǎng)。在內(nèi)容上以“必需”和“夠用”為度，以講清概念、強(qiáng)化應(yīng)用為目的，深入淺出地闡述了數(shù)字電路的基本原理和功能。

書籍目錄

第1章　數(shù)字電子技術(shù)基礎(chǔ)1.1　數(shù)字電路概述1.2　數(shù)制1.3　不同數(shù)制間的轉(zhuǎn)換1.4　碼制本章小結(jié)習(xí)題第2章　邏輯代數(shù)基礎(chǔ)和集成門電路2.1　概述2.2　基本邏輯關(guān)系和運(yùn)算2.2.1　與邏輯關(guān)系和運(yùn)算、基本與門電路2.2.2　或邏輯關(guān)系和運(yùn)算、基本或門電路2.2.3　非邏輯關(guān)系和運(yùn)算、基本非門電路2.3　常用的復(fù)合邏輯關(guān)系和運(yùn)算2.4　邏輯函數(shù)及其表示方法2.4.1　邏輯函數(shù)的建立2.4.2　邏輯函數(shù)的表示方法2.5　邏輯代數(shù)的基本公式和基本定律2.5.1　邏輯代數(shù)的公式、定理2.5.2　邏輯代數(shù)運(yùn)算的基本規(guī)則2.6　邏輯函數(shù)的化簡(jiǎn)方法2.6.1　邏輯函數(shù)的公式（代數(shù)）化簡(jiǎn)法2.6.2　邏輯函數(shù)的卡諾圖化簡(jiǎn)法2.7　用Multism 7進(jìn)行邏輯函數(shù)的化簡(jiǎn)與變換2.7.1　Multisim 7簡(jiǎn)介2.7.2　用Multisim 7進(jìn)行邏輯函數(shù)的化簡(jiǎn)與變換2.8　集成門電路2.8.1　TTL集成門電路2.8.2　MOS集成邏輯門2.9　實(shí)驗(yàn)1——集成門電路的測(cè)試本章小結(jié).習(xí)題第3章　組合邏輯電路3.1　組合邏輯電路的分析方法和設(shè)計(jì)方法3.1.1　組合邏輯電路的分析方法3.1.2　組合邏輯電路的設(shè)計(jì)方法3.2　編碼器3.2.1　二進(jìn)制編碼器3.2.2　二一十進(jìn)制（BCD）編碼器3.2.3　優(yōu)先編碼器3.2.4　實(shí)驗(yàn)2——編碼器3.3　譯碼器3.3.1　二進(jìn)制譯碼器3.3.2　二十進(jìn)制譯碼器3.3.3　顯示譯碼器3.3.4　譯碼器的應(yīng)用3.3.5　實(shí)驗(yàn)3——譯碼器3.4　數(shù)據(jù)選擇器和數(shù)據(jù)分配器3.4.1　數(shù)據(jù)選擇器3.4.2　數(shù)據(jù)分配器3.4.3　實(shí)驗(yàn)4——數(shù)據(jù)選擇器3.5　數(shù)值比較器3.5.1　一位數(shù)值比較器3.5.2　多位數(shù)值比較器3.5.3　實(shí)驗(yàn)5——數(shù)值比較器3.6　加法器3.6.1　半加器電路3.6.2　全加器電路3.6.3　多位加法器電路3.6.4　實(shí)驗(yàn)6——加法器3.7　組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象3.7.1　產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的原因.3.7.2　冒險(xiǎn)現(xiàn)象的識(shí)別3.7.3　冒險(xiǎn)現(xiàn)象的消除方法3.8　用Multism 7分析組合邏輯電路本章小結(jié)習(xí)題第4章　觸發(fā)器4.1　觸發(fā)器的基本形式4.1.1　基本.RS觸發(fā)器4.1.2　同步RS觸發(fā)器4.2　主從觸發(fā)器4.2.1　主從RS觸發(fā)器4.2.2　主從JK觸發(fā)器4.3　邊沿觸發(fā)器4.3.1　維持阻塞D觸發(fā)器4.3.2　TTL邊沿JK觸發(fā)器4.4　集成觸發(fā)器4.4.1　集成觸發(fā)器舉例4.4.2　觸發(fā)器功能的轉(zhuǎn)換4.4.3　集成觸發(fā)器的脈沖工作特性和主要指標(biāo)4.5　實(shí)驗(yàn)7——觸發(fā)器及其應(yīng)用4.6　實(shí)驗(yàn)8——由觸發(fā)器構(gòu)成的改進(jìn)型搶答器4.7　基于Multisim 7的觸發(fā)器的仿真分析與設(shè)計(jì)4.7.1　雙JK觸發(fā)器組成的時(shí)鐘變換電路4.7.2　四鎖存D觸發(fā)器組成的智力競(jìng)賽搶答器本章小結(jié)習(xí)題第5章　時(shí)序邏輯電路5.1　概述5.2　時(shí)序邏輯電路的分析方法5.3　計(jì)數(shù)器5.3.1　同步計(jì)數(shù)器5.3.2　異步計(jì)數(shù)器5.4　寄存器及其應(yīng)用5.5　實(shí)驗(yàn)9——同步計(jì)數(shù)器5.6　實(shí)驗(yàn)10——異步計(jì)數(shù)器5.7　實(shí)驗(yàn)11——移位寄存器5.8　實(shí)驗(yàn)12——計(jì)數(shù)顯示器本章小結(jié)習(xí)題第6章　存儲(chǔ)器和脈沖波形的產(chǎn)生與整形6.1　存儲(chǔ)器6.1.1　存儲(chǔ)器的基礎(chǔ)知識(shí)6.1.2　常用存儲(chǔ)器芯片介紹6.2　555定時(shí)器及其應(yīng)用6.2.1　555定時(shí)器的電路結(jié)構(gòu)及其功能6.2.2　用555定時(shí)器構(gòu)成的施密特觸發(fā)器6.2.3　用555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器6.2.4　用555定時(shí)器構(gòu)成的多諧振蕩器6.3　實(shí)驗(yàn)13——555定時(shí)器應(yīng)用6.4　用Multism 7分析脈沖電路本章小結(jié)習(xí)題第7章　模數(shù)和數(shù)模轉(zhuǎn)換7.1　概述7.2　模數(shù)轉(zhuǎn)換7.2.1　模數(shù)轉(zhuǎn)換的一般步驟7.2.2　模數(shù)轉(zhuǎn)換電路的形式及工作原理7.2.3　模數(shù)轉(zhuǎn)換的主要技術(shù)指標(biāo)7.2.4　模數(shù)轉(zhuǎn)換的集成芯片ADC08097.3　數(shù)模轉(zhuǎn)換7.3.1　3種基本的數(shù)模轉(zhuǎn)換器7.3.2　數(shù)模轉(zhuǎn)換的主要技術(shù)指標(biāo)7.3.3　數(shù)模轉(zhuǎn)換集成芯片DAC08327.4　實(shí)驗(yàn)14——加法計(jì)數(shù)器D　A轉(zhuǎn)換顯示7.5　基于Multisim 7的模數(shù)和數(shù)模轉(zhuǎn)換電路的仿真分析7.5.1　模數(shù)轉(zhuǎn)換電路的仿真分析7.5.2　數(shù)模轉(zhuǎn)換電路的仿真分析7.5.3　由數(shù)模轉(zhuǎn)換電路組成的數(shù)控放大器7.5.4　模數(shù)和數(shù)模轉(zhuǎn)換結(jié)果的比較本章小結(jié)習(xí)題第8章　數(shù)字系統(tǒng)設(shè)計(jì)8.1　數(shù)字系統(tǒng)的設(shè)計(jì)方法8.2　數(shù)字系統(tǒng)一般故障的檢查與排除8.3　數(shù)字鐘系統(tǒng)的設(shè)計(jì)本章小結(jié)習(xí)題附錄附錄A　有關(guān)邏輯門電路附錄B　有關(guān)半導(dǎo)體集成電路命名方法附錄C　常用集成電路引腳排列附錄D　半導(dǎo)體發(fā)光器件參考文獻(xiàn)

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字電子技術(shù) PDF格式下載

---