數(shù)字邏輯

內(nèi)容概要

本書從數(shù)字電路的基礎(chǔ)知識(shí)出發(fā)，介紹數(shù)制和編碼、邏輯代數(shù)、門電路、組合邏輯、時(shí)序邏輯、半導(dǎo)體存儲(chǔ)器、可編程器件(PLD，CPLD，HDPLD，F(xiàn)PGA)、在系統(tǒng)編程技術(shù)、硬件描述語言、MAX+plusⅡ10.2開發(fā)系統(tǒng)及EDA技術(shù)的設(shè)計(jì)思想等內(nèi)容。每章末配有一定數(shù)量的習(xí)題。本書可作為高等院校計(jì)算機(jī)、通信、電子信息、自動(dòng)化等專業(yè)的“數(shù)字邏輯”課程的教材，也可作為相關(guān)技術(shù)人員的參考書。

書籍目錄

第一章  數(shù)制與碼制  1.1　數(shù)制與數(shù)制轉(zhuǎn)換  1.2　機(jī)器數(shù)及機(jī)器數(shù)的加、減運(yùn)算  1.3　數(shù)的定點(diǎn)表示和浮點(diǎn)表示  1.4　碼制  習(xí)題一第二章　邏輯代數(shù)基礎(chǔ)  2.1　邏輯函數(shù)運(yùn)算及其運(yùn)算單元電路  2.2　邏輯代數(shù)的基本公式、常用公式和定理  2.3　邏輯函數(shù)的表示方法  2.4　邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式.  2.5　邏輯函數(shù)的公式化簡(jiǎn)法  2.6　邏輯函數(shù)的卡諾圖化簡(jiǎn)法  2.7　具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)  習(xí)題二第三章　邏輯器件  3.1  晶體管的開關(guān)特性  3.2　DTL“與”門、“或”門和“非”門電路  3.3　典型的集成TTL“與非”門電路  3.4　其他類型的TTL“與非”門電路  3.5　CMOS集成門電路  3.6　數(shù)字集成電路綜述  習(xí)題三第四章　組合邏輯電路  4.1　SSI組合邏輯電路  4.2　MSI組合邏輯電路  習(xí)題四第五章　時(shí)序邏輯電路  5.1　時(shí)序邏輯電路概述  5.2  觸發(fā)器  5.3　時(shí)序邏輯電路的分析  5.4　同步時(shí)序邏輯電路的設(shè)計(jì)  5.5　MSI時(shí)序邏輯電路  習(xí)題五第六章　大規(guī)模集成電路  6.1　只讀存儲(chǔ)器  6.2　隨機(jī)存取存儲(chǔ)器  6.3　可編程邏輯器件  6.4　復(fù)雜的可編程邏輯器件  6.5　現(xiàn)場(chǎng)可編程門陣列  習(xí)題六第七章　數(shù)字系統(tǒng)設(shè)計(jì)  7.1　數(shù)字系統(tǒng)設(shè)計(jì)概述  7.2　VHDL語言簡(jiǎn)介  7.3  MlAX+plusⅡ10.2開發(fā)系統(tǒng)  習(xí)題七附錄參考文獻(xiàn)

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字邏輯 PDF格式下載

---