出版時(shí)間:2009-8 出版社:合肥工業(yè)大學(xué)出版社 作者:錢鋒 主編 頁數(shù):193
內(nèi)容概要
編者根據(jù)多年從事本課程的教學(xué)經(jīng)驗(yàn)和高職教育特點(diǎn),本著“夠用為度”的原則,編寫了這本教材。本書的內(nèi)容主要包括:數(shù)字電路知識(shí)、邏輯門電路、組合邏輯電路、集成觸發(fā)器、時(shí)序邏輯電路、脈)中信號(hào)的產(chǎn)生與轉(zhuǎn)換、數(shù)/模和模/數(shù)轉(zhuǎn)換,各章均有練習(xí)題供讀者練習(xí)。 本書內(nèi)容豐富全面,結(jié)構(gòu)清晰,語言通俗易懂,并提供大量的圖片,方便讀者在閱讀時(shí)理解和掌握。本書適用于普通高職、普通高校大專班、職工大學(xué)電氣、電子類專業(yè)的電子技術(shù)基礎(chǔ)課程教材,也可供中等專業(yè)學(xué)?;蚱胀ǜ咝1究朴嘘P(guān)專業(yè)或從事電子技術(shù)的工程人員參考。
書籍目錄
第1章 邏輯代數(shù)基礎(chǔ) 1.1 概述 1.2 數(shù)制和編碼 1.2.1 數(shù)制及其相互轉(zhuǎn)換 1.2.2 編碼 1.3 邏輯函數(shù)的建立與化簡(jiǎn) 1.3.1 邏輯函數(shù)的基本概念 1.3.2 邏輯函數(shù)的表示方法 1.3.3 邏輯函數(shù)的幾種表示方法之間的相互轉(zhuǎn)換 1.3.4 邏輯函數(shù)的化簡(jiǎn) 本章小結(jié) 習(xí)題第2章 集成邏輯門電路 2.1 基本邏輯門電路 2.1.1 二極管門電路 2.1.2 三極管非門電路 2.2 TTL集成門電路 2.2.1 TTL與非門的工作原理 2.2.2 TTL與非門的電壓輸出特性與參數(shù) 2.2.3 TTL與非門產(chǎn)品介紹 2.2.4 TTL門電路的其他類型 2.2.5 TTL集成門電路使用注意事項(xiàng) 2.3 COMS集成門電路 2.3.1 COMS反相器 2.3.2 COMS邏輯門使用常識(shí) 2.3.3 COMS集成電路使用注意事項(xiàng) 2.3.4 CMOS電路與TTL電路的連接 本章小結(jié) 技能操作訓(xùn)練一 基本門電路的連接 一、實(shí)驗(yàn)?zāi)康? 二、預(yù)習(xí)要求 三、實(shí)驗(yàn)器材 四、實(shí)驗(yàn)內(nèi)容、步驟及要求 技能操作訓(xùn)練二 OC門和三態(tài)門的應(yīng)用 一、實(shí)驗(yàn)?zāi)康? 二、預(yù)習(xí)要求 三、實(shí)驗(yàn)器材 四、實(shí)驗(yàn)內(nèi)容、步驟和要求 習(xí)題第3章 組合邏輯電路 3.1 組合邏輯電路的分析方法和設(shè)計(jì) 3.1.1 組合邏輯電路的分析 3.1.2 組合邏輯電路的設(shè)計(jì) 3.2 常用的組合邏輯電路芯片及應(yīng)用 3.2.1 加法器和數(shù)值比較器 3.2.2 編碼器和譯碼器及顯示電路 3.2.3 數(shù)據(jù)選擇器和數(shù)據(jù)分配器 3.3 組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象 3.3.1 產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因 3.3.2 冒險(xiǎn)現(xiàn)象的識(shí)別 3.3.3 冒險(xiǎn)現(xiàn)象的消除方法 本章小結(jié) 技能操作訓(xùn)練一 用集成邏輯門設(shè)計(jì)組合邏輯電路 一、實(shí)驗(yàn)?zāi)康? 二、預(yù)習(xí)要求 三、實(shí)驗(yàn)器材 四、訓(xùn)練要求 技能操作訓(xùn)練二 用譯碼器實(shí)現(xiàn)多種邏輯功能 一、實(shí)驗(yàn)?zāi)康? 二、預(yù)習(xí)要求 三、實(shí)驗(yàn)器材 四、訓(xùn)練要求 習(xí)題第4章 時(shí)序邏輯電路 4.1 時(shí)序邏輯電路的基本概念 4.1.1 時(shí)序邏輯電路的結(jié)構(gòu)及特點(diǎn) 4.1.2 時(shí)序邏輯電路的分類 4.2 觸發(fā)器 4.2.1 觸發(fā)器概述 4.2.2 基本RS觸發(fā)器 4.2.3 時(shí)鐘控制觸發(fā)器 4.2.4 不同類型觸發(fā)器之間的轉(zhuǎn)換 4.3 寄存器 4.3.1 數(shù)碼寄存器 4.3.2 移位寄存器 4.3.3 集成移位寄存器74194 4.3.4 移位寄存器構(gòu)成的移位型計(jì)數(shù)器 4.4 計(jì)數(shù)器 4.4.1 二進(jìn)制計(jì)數(shù)器 4.4.2 非二進(jìn)制計(jì)數(shù)器 4.4.3 集成計(jì)數(shù)器的應(yīng)用 4.5 時(shí)序邏輯電路分析和設(shè)計(jì) 4.5.1 時(shí)序邏輯電路分析 4.5.2 同步時(shí)序邏輯電路的設(shè)計(jì)方法 本章小結(jié) 技能操作訓(xùn)練一 觸發(fā)器邏輯功能測(cè)試及應(yīng)用 一、實(shí)驗(yàn)?zāi)康? 二、實(shí)驗(yàn)內(nèi)容 三、實(shí)驗(yàn)儀器和元器件 四、實(shí)驗(yàn)報(bào)告要求 技能操作訓(xùn)練二 計(jì)數(shù)器 一、實(shí)驗(yàn)?zāi)康? 二、實(shí)驗(yàn)內(nèi)容 三、實(shí)驗(yàn)儀器及設(shè)備 四、實(shí)驗(yàn)報(bào)告 習(xí)題第5章 脈沖波形的產(chǎn)生與整形電路 5.1 單穩(wěn)態(tài)觸發(fā)器 5.1.1 門電路組成的微分型單穩(wěn)態(tài)觸發(fā)器 5.1.2 集成單穩(wěn)態(tài)觸發(fā)器 5.1.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用 5.2 施密特觸發(fā)器 5.2.1 門電路組成的施密特觸發(fā)器 5.2.2 集成施密特觸發(fā)器 5.2.3 施密特觸發(fā)器的應(yīng)用 5.3 555定時(shí)器及應(yīng)用 5.3.1 CB555定時(shí)器 5.3.2 555定時(shí)器的應(yīng)用 本章小結(jié) 技能操作訓(xùn)練 一、實(shí)驗(yàn)?zāi)康? 二、實(shí)驗(yàn)原理 三、實(shí)驗(yàn)內(nèi)容及步驟 四、實(shí)驗(yàn)儀器與器材 五、實(shí)驗(yàn)報(bào)告要求 習(xí)題第6章 模數(shù)、數(shù)模轉(zhuǎn)換器 6.1 模數(shù)(A/D)轉(zhuǎn)換器 6.1.1 A/D轉(zhuǎn)換的基本概念 6.1.2 逐次逼近型A/D轉(zhuǎn)換器 6.1.3 并行比較型A/D轉(zhuǎn)換器 6.1.4 雙積分型A/D轉(zhuǎn)換器 6.1.5 A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)和選用原則 6.2 數(shù)模(D/A)轉(zhuǎn)換器 6.2.1 權(quán)電阻型D/A轉(zhuǎn)換器 6.2.2 R-2R網(wǎng)絡(luò)型 6.2.3 集成D/A轉(zhuǎn)換器CDA7524簡(jiǎn)介 6.2.4 D/A轉(zhuǎn)換器的基本技術(shù)指標(biāo) 本章小結(jié) 習(xí)題第7章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件 7.1 半導(dǎo)體存儲(chǔ)器 7.1.1 只讀存儲(chǔ)器(ROM) 7.1.2 隨機(jī)存取存儲(chǔ)器(RAM) 7.1.3 半導(dǎo)體存儲(chǔ)器的指標(biāo) 7.2 可編程邏輯器件PLD(ProgrammabIe Logic Device) 7.2.1 可編程邏輯器件PAL與GAL簡(jiǎn)介 7.2.2 復(fù)雜可編程邏輯器件(CPLD) 7.2.3 現(xiàn)場(chǎng)可編程門陣列(FPGA) 7.2.4 (PLD/FPGA開發(fā)流程 本章小結(jié) 習(xí)題第8章 數(shù)字電子技術(shù)綜合實(shí)訓(xùn) 8.1 組合邏輯電路綜合實(shí)訓(xùn) 8.1.1 碼制轉(zhuǎn)換電路實(shí)訓(xùn) 8.1.2 編碼、譯碼及顯示電路綜合實(shí)訓(xùn) 8.2 時(shí)序邏輯電路綜合實(shí)訓(xùn) 8.2.1 計(jì)數(shù)器電路綜合實(shí)訓(xùn) 8.2.2 彩燈循環(huán)控制電路設(shè)計(jì) 習(xí)題部分習(xí)題參考答案參考文獻(xiàn)
圖書封面
評(píng)論、評(píng)分、閱讀與下載