數(shù)字電子技術(shù)基礎(chǔ)

內(nèi)容概要

　　《數(shù)字電子技術(shù)基礎(chǔ)》這本教材，凝聚了多年的教學(xué)積累和精華，并堅持以“學(xué)”為中心的教學(xué)理念，提出探索問題，引導(dǎo)學(xué)生自主學(xué)習(xí)為出發(fā)點而編寫。教材的結(jié)構(gòu)是由問題探究、課程導(dǎo)論和主體內(nèi)容三部分組成。全書共分7章。第1章邏輯代數(shù)基礎(chǔ)，第2章門電路，第3章組合數(shù)字電路，第4章觸發(fā)器和定時器，第5章時序數(shù)字電路，第6章大規(guī)模集成電路，第7章數(shù)模與模數(shù)轉(zhuǎn)換器。書中還配有適量習(xí)題和仿真實例。本書適合普通高等工科學(xué)校和大中專院校的電子、電氣、自控類專業(yè)作教材，也可供從事這方面工作的工程技術(shù)人員的參考。

書籍目錄

第l章　邏輯代數(shù)基礎(chǔ)1.1導(dǎo)論1.1.1模擬信號與數(shù)字信號1.1.2二進(jìn)制的算術(shù)運算1.2邏輯運算1.2.1基本邏輯運算1.2.2組合邏輯運算1.3公式和定理1.3.1常量與常量之間的關(guān)系1.3.2變量與常量之間的關(guān)系1.3.3特殊定理1.3.4與普通代數(shù)相似的定理1.3.5幾個常用公式1.4基本規(guī)則1.4.1代入規(guī)則1.4.2對偶規(guī)則1.4.3反演規(guī)則1.5用代數(shù)法化簡邏輯式1.5.1同一邏輯關(guān)系邏輯式形式的多樣性1.5.2“與或”型邏輯式的化簡步驟1.6最小項和最大項1.6.1最小項和最大項的定義1.6.2最小項和最大項的性質(zhì)1.6.3“與或”標(biāo)準(zhǔn)型和“或與”標(biāo)準(zhǔn)型1.7卡諾圖化簡法1.7.1卡諾圖1.7.2與項的讀取和填寫1.7.3如何使“與”項最簡1.7.4卡諾圖化簡的結(jié)論1.8邏輯函數(shù)的變換1.8.1五種類型的邏輯函數(shù)1.8.2“與或”型轉(zhuǎn)換為“與非與非”型1.8.3“與或”型轉(zhuǎn)換為“或與”型1.8.4“與或”型轉(zhuǎn)換為“或非或非”型1.8.5“與或”型轉(zhuǎn)換為“與或非”型習(xí)　題第2章　門電路2.12.1.1半導(dǎo)體二極管的開關(guān)特性2.1.2 半導(dǎo)體三極管的開關(guān)特性2.2分立元件門電路2.2.1　與　門2.2.2　或　門2.2.3非門（反相器）2.3集成門電路（TTL）2.3.1 TTL與非門電路結(jié)構(gòu)2.3.2電路的邏輯功能2.3.3特性曲線2.3.4參數(shù)與指標(biāo)2.4其他類型TTL門2.4.1集電極開路門（OC門）2.4.2三態(tài)門2.5 CMOS邏輯門2.5.1 CMOS反相器2.5.2 CMOS與非門電路2.5.3 CMOS傳輸門2.5.4 CMOS 門的參數(shù)指標(biāo)習(xí)　題第3章　組合數(shù)字電路3.1導(dǎo)論3.1.1概述3.1.2數(shù)制和碼制3.2組合數(shù)字電路的分析3.2.1分析半加器3.2.2分析異或門3.2.3分析全加器3.3組合數(shù)字電路的設(shè)計3.3.1半加法器設(shè)計3.3.2全加器設(shè)計3.4常用組合集成邏輯電路3.4.1集成四位超前進(jìn)位全加器3.4.2譯碼器3.4.3編碼器3.4.4數(shù)據(jù)選擇器3.4.5數(shù)碼比較器3.5競爭與冒險3.5.1競爭與冒險的基本概念3.5.2冒險的分類3.5.3競爭冒險判別式3.5.4競爭冒險的確定方法3.5.5競爭冒險的消除習(xí)　題第4章　觸發(fā)器和定時器4.1導(dǎo)論4.1.1時序數(shù)字電路的定義4.1.2觸發(fā)器的分類和邏輯功能4.2基本RS觸發(fā)器4.2.1基本Rs觸發(fā)器的工作原理4.2.2兩個穩(wěn)態(tài)4.2.3觸發(fā)翻轉(zhuǎn)4.2.4真值表和特征方程4.2.5狀態(tài)轉(zhuǎn)換圖4.2.6集成基本RS觸發(fā)器4.3同步時鐘RS觸發(fā)器4.3.1同步時鐘觸發(fā)器引出4.3.2同步RS時鐘觸發(fā)器的結(jié)構(gòu)和原理4.3.3同步RS時鐘觸發(fā)器的特征方程4.3.4波形及空翻現(xiàn)象4.3.5狀態(tài)轉(zhuǎn)換圖4.4維持阻塞D觸發(fā)器4.4.1維持阻塞D觸發(fā)器的電路結(jié)構(gòu)4.4.2維持阻塞D觸發(fā)器的工作原理4.4.3特征表和特征方程4.4.4狀態(tài)轉(zhuǎn)換圖和時序圖4.4.5邊沿集成D觸發(fā)器4.5邊沿JK觸發(fā)器4.5.1邊沿JK觸發(fā)器的結(jié)構(gòu)與原理4.5.2特征表和特征方程4.5.3狀態(tài)轉(zhuǎn)換圖和時序圖4.5.4邏輯符號4.5.5集成邊沿JK觸發(fā)器4.6 555定時器4.6.1概述4.6.2單穩(wěn)態(tài)觸發(fā)器4.6.3多諧振蕩器4.6.4施密特觸發(fā)器4.6.5壓控振蕩器習(xí)　題第5章　時序數(shù)字電路5.1導(dǎo)論5.2時序電路分析5.2.1同步電路分析5.2.2異步電路分析5.3同步時序數(shù)字電路的設(shè)計5.3.1同步計數(shù)器設(shè)計5.3.2時序邏輯問題設(shè)計5.4常用時序邏輯器件5.4.1寄存器和移位寄存器5.4.2計數(shù)器5.4.3用集成計數(shù)器實現(xiàn)任意進(jìn)制計數(shù)器5.4.4用VHDL語言描述時序電路習(xí)　題第6章　大規(guī)模集成電路6.1導(dǎo)論6.2只讀存儲器ROM6.2.1 ROM的結(jié)構(gòu)和工作原理6.2.2 ROM的分類6.2.3 ROM的應(yīng)用6.3隨機存儲器6.3.1 RAM的結(jié)構(gòu)和原理6.3.2 RAM的存儲單元6.3.3集成RAM6.4可編程邏輯器件概述6.4.1 PLD的發(fā)展6.4.2 PLD的分類和特點6.4.3實現(xiàn)可編程的基本方法6.5通用陣列邏輯GAL6.5.1概述6.5.2 GAL的結(jié)構(gòu)6.5.3 通用陣列邏輯GAL的編程6.5.4 ispLSI器件的編程語言簡介6.5.5數(shù)字小系統(tǒng)的設(shè)計及實現(xiàn)6.6現(xiàn)場可編程門陣列FPGA6.6.1 FPGA的基本結(jié)構(gòu)6.6.2 FPGA的編程習(xí)　題第7章　數(shù)模與模數(shù)轉(zhuǎn)換器7.1導(dǎo)論7.2 DA轉(zhuǎn)換器7.2.1倒T型電阻解碼網(wǎng)絡(luò)DA轉(zhuǎn)換器7.2.2集成DA轉(zhuǎn)換器AD75247.2.3 DA轉(zhuǎn)換器的轉(zhuǎn)換精度與轉(zhuǎn)換時間7.3 AD轉(zhuǎn)換器7.3.1 AD轉(zhuǎn)換的基本概念7.3.2并行比較型AD轉(zhuǎn)換器7.3.3逐次逼近型AD轉(zhuǎn)換器7.3.4雙積分型AD轉(zhuǎn)換器7.3.5 AD轉(zhuǎn)換器的轉(zhuǎn)換精度與轉(zhuǎn)換時間7.4多路模擬開關(guān)7.4.1模擬開關(guān)的功能及電路組成7.4.2模擬開關(guān)的各種工作模式7.5數(shù)據(jù)采集系統(tǒng)簡介7.5.1系統(tǒng)的技術(shù)要求7.5.2系統(tǒng)方框圖7.5.3　電路設(shè)計習(xí)　題參考文獻(xiàn)

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    數(shù)字電子技術(shù)基礎(chǔ) PDF格式下載

---