計算機組成原理實踐教程

內(nèi)容概要

這是一本將計算機組成原理實踐和EDA設(shè)計方法有機整合在一起的教材。本書首先介紹EDA平臺、MAx+plusⅡ及QuartusⅡ設(shè)計軟件的使用方法；然后通過實例設(shè)計，介紹利用Verilog HDL進行硬件系統(tǒng)設(shè)計的方法；最后介紹計算機主機系統(tǒng)總體結(jié)構(gòu)、指令系統(tǒng)及主機系統(tǒng)各大部件的設(shè)計原理、實現(xiàn)及調(diào)試方法。本書結(jié)合實例講解設(shè)計原理，既適合教學使用，也適合讀者自學。書中給出的許多實例可以作為讀者開發(fā)類似應用的模板或原型。附錄中給出了主機系統(tǒng)各大部件的詳細設(shè)計圖、常用邏輯電路圖及功能表，供讀者參考使用。    本書可作為計算機、電子工程、自動控制和機械電子等相關(guān)專業(yè)本科生計算機組成原理實踐的通用教材，也可供相關(guān)專業(yè)研究生、工程技術(shù)人員參考。

書籍目錄

第1章 緒論　1.1 實踐內(nèi)容　　1.1.1 計算機組成原理實驗　　1.1.2 計算機主機系統(tǒng)設(shè)計　1.2 實踐環(huán)境第2章 計算機組成原理實踐基礎(chǔ)平臺　2.1 基于MAX+plusⅡ平臺的計算機主機系統(tǒng)設(shè)計　　2.1.1 MAX+plusⅡ平臺簡介　　2.1.2 MAX+plusⅡ平臺的安裝與配置　　2.1.3 MAX+plusⅡ在計算機主機系統(tǒng)設(shè)計中的應用　　2.1.4 系統(tǒng)設(shè)計正確性驗證　2.2 基于QuartusⅡ平臺的計算機系統(tǒng)設(shè)計　　2.2.1 QuartusⅡ平臺簡介　　2.2.2 QuartusⅡ平臺的安裝與配置　　2.2.3 QuartusⅡ在計算機主機系統(tǒng)設(shè)計中的應用　　2.2.4 系統(tǒng)設(shè)計正確性驗證第3章 基于Verjlog HDL的主機系統(tǒng)設(shè)計　3.1 Verilog HDL基本架構(gòu)　　3.1.1 Verilog HDL模塊的結(jié)構(gòu)　　3.1.2 邏輯功能定義　3.2 數(shù)據(jù)類型及運算符　　3.2.1 常量　　3.2.2 變量　　3.2.3 運算符　3.3 常用語句　　3.3.1 賦值語句　　3.3.2 條件語句　　3.3.3 循環(huán)語句　　3.3.4 結(jié)構(gòu)說明語句　　3.3.5 編譯預處理語句　3.4 Verilog HDL設(shè)計數(shù)字電路實例　　3.4.1 時序發(fā)生器的設(shè)計　　3.4.2 運算器的設(shè)計　　3.4.3 Verilog HDL設(shè)計主機系統(tǒng)第4章 運算器功能部件設(shè)計與調(diào)試范例　4.1 運算器功能部件的設(shè)計　　4.1.1 運算器功能部件的總體設(shè)計　　4.1.2 運算器功能部件的詳細設(shè)計　4.2 運算器功能部件的調(diào)試與封裝　　4.2.1 運算器功能部件的調(diào)試　　4.2.2 運算器功能部件的封裝第5章 計算機主機系統(tǒng)基本部件的設(shè)計及實驗　5.1 利用MAX+plusⅡ及QuartusⅡ設(shè)計基本部件　　5.1.1 時序發(fā)生器的設(shè)計　　5.1.2 存儲器的設(shè)計　　5.1.3 運算器的設(shè)計　　5.1.4 程序計數(shù)器的設(shè)計　　5.1.5 暫存器的設(shè)計　　5.1.6 寄存器組的設(shè)計　5.2 計算機組成原理實驗　　5.2.1 實驗1：16位并行進位運算器功能部件的設(shè)計與實現(xiàn)　　5.2.2 實驗2：帶字位擴展存儲器功能部件的設(shè)計與實現(xiàn)　　5.2.3 實驗3：寄存器組及具有移位功能暫存器的設(shè)計與實現(xiàn)　　5.2.4 實驗4：運算器、存儲器功能部件與寄存器組之間數(shù)據(jù)傳輸方式的設(shè)計與實現(xiàn)第6章 計算機主機系統(tǒng)設(shè)計　6.1 計算機主機系統(tǒng)設(shè)計的目標及要求　　6.1.1 系統(tǒng)設(shè)計目標　　6.1.2 系統(tǒng)設(shè)計要求　6.2 計算機主機系統(tǒng)總體結(jié)構(gòu)設(shè)計　　6.2.1 微型計算機主機系統(tǒng)設(shè)計示例　　6.2.2 主機系統(tǒng)總體結(jié)構(gòu)設(shè)計要求　6.3 指令系統(tǒng)設(shè)計　　6.3.1 指令格式設(shè)計　　6.3.2 操作碼結(jié)構(gòu)設(shè)計　　6.3.3 地址碼結(jié)構(gòu)設(shè)計　　6.3.4 指令助記符與機器指令代碼　6.4 控制部件設(shè)計原理　　6.4.1 微程序控制部件設(shè)計原理　　6.4.2 組合邏輯控制部件設(shè)計原理　6.5 微程序控制部件的設(shè)計與調(diào)試　　6.5.1 微指令與控制信號的設(shè)計　　6.5.2 微程序設(shè)計　　6.5.3 微程序控制部件的調(diào)試與封裝　6.6 組合邏輯控制部件的設(shè)計與調(diào)試　　6.6.1 時序系統(tǒng)的設(shè)計　　6.6.2 指令流程與微操作時間表的設(shè)計　　6.6.3 微命令的邏輯綜合與實現(xiàn)　　6.6.4 組合邏輯控制部件的調(diào)試與封裝　6.7 計算機主機系統(tǒng)的調(diào)試　　6.7.1 取指令功能的調(diào)試　　6.7.2 通用寄存器組輸入／輸出功能的調(diào)試　　6.7.3 存儲器功能部件的調(diào)試　　6.7.4 運算器功能部件的調(diào)試　　6.7.5 指令系統(tǒng)功能及尋址方式正確性測試　　6.7.6 調(diào)試程序的編制及主機系統(tǒng)的調(diào)試第7章 計算機組成原理實踐報告要求　7.1 計算機組成原理實驗報告要求　7.2 計算機主機系統(tǒng)設(shè)計報告要求附錄　附錄A 基本部件詳細設(shè)計圖　附錄B 集成電路芯片簡介　附錄C 設(shè)計調(diào)試過程中的注意事項參考文獻

編輯推薦

　　《計算機組成原理實踐教程：基于EDA平臺》內(nèi)容是在多年來為本科生開設(shè)的計算機組成原理實踐講義及教研工作的基礎(chǔ)上進行修改、擴充而成的。《計算機組成原理實踐教程：基于EDA平臺》可以作為本科生在基于EDA平臺上完成計算機組成原理實踐的指導性通用教材，也可以作為相關(guān)工程技術(shù)人員學習和使用Verilog HDL（硬件描述語言）、MAX+plusⅡ或QuartusⅡ進行數(shù)字電路系統(tǒng)設(shè)計、計算機硬件系統(tǒng)設(shè)計的參考書。

圖書封面

評論、評分、閱讀與下載

---

    計算機組成原理實踐教程 PDF格式下載

---