現(xiàn)代電子技術(shù)基礎(chǔ)(數(shù)字部分)

內(nèi)容概要

為適應(yīng)現(xiàn)代數(shù)字技術(shù)的飛速發(fā)展，本書對(duì)傳統(tǒng)教學(xué)內(nèi)容進(jìn)行了較大幅度的更新，進(jìn)一步精簡(jiǎn)了傳統(tǒng)的數(shù)字器件和設(shè)計(jì)方法，突出EDA設(shè)計(jì)技術(shù)和數(shù)字系統(tǒng)設(shè)計(jì)方法。全書主要內(nèi)容包括：數(shù)制與編碼；邏輯函數(shù)及其化簡(jiǎn)；組合電路分析與設(shè)計(jì)；時(shí)序電路分析與設(shè)計(jì)；數(shù)字系統(tǒng)設(shè)計(jì)與設(shè)計(jì)自動(dòng)化；硬件描述語言VHDL；可編程邏輯器件CPLD/FPGA的原理與應(yīng)用；數(shù)/模與模/數(shù)轉(zhuǎn)換；數(shù)字電路測(cè)試和可測(cè)性設(shè)計(jì)等。    本書可作為高等院校電子信息類、電氣信息類、自動(dòng)控制類和計(jì)算機(jī)類各專業(yè)的教材，也可作為相關(guān)工程技術(shù)人員的參考書。

書籍目錄

引言第1章 數(shù)制與編碼  1.1 數(shù)制    1.1.1 十進(jìn)制    1.1.2 二進(jìn)制    1.1.3 八進(jìn)制和十六進(jìn)制    1.1.4 數(shù)制轉(zhuǎn)換    1.1.5 二進(jìn)制數(shù)的算術(shù)運(yùn)算  1.2 編碼    1.2.1 二進(jìn)制編碼    1.2.2 帶符號(hào)數(shù)的編碼及運(yùn)算    1.2.3 二―十進(jìn)制碼    1.2.4 字符編碼    1.2.5 可靠性編碼    習(xí)題第2章 邏輯函數(shù)及其化簡(jiǎn)  2.1 邏輯代數(shù)基礎(chǔ)    2.1.1 邏輯函數(shù)的基本概念    2.1.2 邏輯代數(shù)的基本運(yùn)算與復(fù)合運(yùn)算  2.2 邏輯代數(shù)的基本公式和規(guī)則    2.2.1 基本公式    2.2.2 常用規(guī)則  2.3 邏輯函數(shù)和邏輯表達(dá)式    2.3.1 邏輯函數(shù)的表示方法    2.3.2 與或式與最小項(xiàng)表達(dá)式    2.3.3 或與式與最大項(xiàng)表達(dá)式    2.3.4 邏輯圖    2.3.5 邏輯函數(shù)的代數(shù)法化簡(jiǎn)  2.4 邏輯函數(shù)的卡諾圖化簡(jiǎn)    2.4.1 卡諾圖的構(gòu)成    2.4.2 用卡諾圖表示邏輯函數(shù)    2.4.3 用卡諾圖化簡(jiǎn)邏輯函數(shù)    2.4.4 未完全規(guī)定的邏輯函數(shù)及其化簡(jiǎn)    習(xí)題第3章 組合邏輯電路  3.1 數(shù)字集成器件簡(jiǎn)介    3.1.1 集成電路的主要電氣指標(biāo)    3.1.2 邏輯電路的輸出結(jié)構(gòu)    3.1.3 正邏輯和負(fù)邏輯    3.1.4 常用門電路及邏輯符號(hào)  3.2 常用組合邏輯模塊    3.2.1 并行加法器    3.2.2 數(shù)值比較器    3.2.3 編碼器    3.2.4 譯碼器    3.2.5 數(shù)據(jù)選擇器  3.3 組合電路分析  3.4 組合電路設(shè)計(jì)    3.4.1 用SSI設(shè)計(jì)組合電路    3.4.2 用MSI設(shè)計(jì)組合電路    3.4.3 功能分解的設(shè)計(jì)方法  3.5 競(jìng)爭(zhēng)與險(xiǎn)象    3.5.1 邏輯險(xiǎn)象及其消除方法    3.5.2 功能險(xiǎn)象    3.5.3 險(xiǎn)象的排除    習(xí)題第4章 時(shí)序電路分析  4.1 時(shí)序電路概述  4.2 集成觸發(fā)器及其應(yīng)用    4.2.1 基本RS觸發(fā)器    4.2.2 時(shí)鐘RS觸發(fā)器    4.2.3 D觸發(fā)器    4.2.4 JK觸發(fā)器    4.2.5 T觸發(fā)器    4.2.6 異步計(jì)數(shù)器  4.3 同步時(shí)序電路分析     4.3.1 米里型電路的分析    4.3.2 莫爾型電路的分析    4.3.3 復(fù)雜電路的功能表描述    4.3.4 自啟動(dòng)    4.3.5 異步信號(hào)的同步化  4.4 集成計(jì)數(shù)器及其應(yīng)用     4.4.1 同步加法計(jì)數(shù)器74163    4.4.2 異步加／減（可逆）計(jì)數(shù)器74192    4.4.3 計(jì)數(shù)器應(yīng)用實(shí)例——數(shù)字鐘151  4.5 集成移位寄存器及其應(yīng)用    4.5.1 四位雙向移位寄存器74194    4.5.2 移位寄存器的應(yīng)用實(shí)例——汽車尾燈控制電路  4.6 隨機(jī)訪問存儲(chǔ)器與快閃存儲(chǔ)器    4.6.1 隨機(jī)訪問存儲(chǔ)器    4.6.2 快閃存儲(chǔ)器    習(xí)題第5章 同步時(shí)序電路設(shè)計(jì)  5.1 同步時(shí)序電路的建模    5.1.1 根據(jù)輸入序列推導(dǎo)狀態(tài)表(圖)    5.1.2 根據(jù)輸出序列推導(dǎo)狀態(tài)表(圖)   5.2 用觸發(fā)器實(shí)現(xiàn)同步時(shí)序電路  5.3 用MSI時(shí)序模塊設(shè)計(jì)同步時(shí)序電路    5.3.1 以集成計(jì)數(shù)器為核心設(shè)計(jì)同步時(shí)序電路    5.3.2 以多D觸發(fā)器為核心設(shè)計(jì)同步時(shí)序電路  5.4 應(yīng)用設(shè)計(jì)實(shí)例——鐵路和公路交叉路口自動(dòng)交通控制器的設(shè)計(jì)    習(xí)題第6章 數(shù)字系統(tǒng)設(shè)計(jì)與設(shè)計(jì)自動(dòng)化  6.1 數(shù)字系統(tǒng)設(shè)計(jì)初步    6.1.1 算法設(shè)計(jì)    6.1.2 數(shù)據(jù)處理單元設(shè)計(jì)    6.1.3 控制單元設(shè)計(jì)  6.2 計(jì)算機(jī)的組織結(jié)構(gòu)    6.2.1 計(jì)算機(jī)的基本結(jié)構(gòu)    6.2.2 簡(jiǎn)單CPU的有限狀態(tài)機(jī)  6.3 數(shù)字系統(tǒng)設(shè)計(jì)自動(dòng)化    6.3.1 邏輯驗(yàn)證與邏輯模擬    6.3.2 邏輯綜合與優(yōu)化  6.4 硬件描述語言VHDL    6.4.1 VHDL基本結(jié)構(gòu)    6.4.2 數(shù)據(jù)對(duì)象、類型及運(yùn)算符    6.4.3 順序語句    6.4.4 并行語句    6.4.5 子程序    6.4.6 程序包與設(shè)計(jì)庫(kù)    6.4.7 元件配置    6.4.8 VHDL描述實(shí)例    習(xí)題第7章 可編程邏輯器件及其應(yīng)用  7.1 PLD的基本原理    7.1.1 PLD的基本組成    7.1.2 PLD內(nèi)部電路的表示方法    7.1.3 PLD的編程方法  7.2 簡(jiǎn)單可編程邏輯器件SPLD    7.2.1 可編程只讀存儲(chǔ)器PROM    7.2.2 可編程邏輯陣列PLA    7.2.3 可編程陣列邏輯PAL    7.2.4 通用陣列邏輯GAL  7.3 高密度可編程邏輯器件HDPLD    7.3.1 CPLD組成與特點(diǎn)    7.3.2 FPGA組成與特點(diǎn)    7.3.3 連線確定的FPGA    7.3.4 HDPLD編程技術(shù)  7.4 常用可編程邏輯器件及其開發(fā)工具    7.4.1 Lattice公司的CPLD/FPGA與開發(fā)軟件    7.4.2 Altera公司的CPLD/FPGA及開發(fā)工具     7.4.3 Xilinx公司的CPLD/FPGA和開發(fā)平臺(tái)  7.5 PLD應(yīng)用舉例    習(xí)題第8章 集成數(shù)/模和模/數(shù)轉(zhuǎn)換器  8.1 集成數(shù)/模轉(zhuǎn)換器(DAC)    8.1.1 集成D/A轉(zhuǎn)換技術(shù)    8.1.2 DAC的主要技術(shù)指標(biāo)    8.1.3 DAC的選用    8.1.4 典型集成DAC及其應(yīng)用  8.2 集成模/數(shù)轉(zhuǎn)換器(ADC)    8.2.1 A/D轉(zhuǎn)換的步驟    8.2.2 集成A/D轉(zhuǎn)換技術(shù)    8.2.3 ADC的主要技術(shù)指標(biāo)    8.2.4 ADC的選用    8.2.5 典型集成ADC及其應(yīng)用    習(xí)題第9章 數(shù)字電路測(cè)試和可測(cè)性設(shè)計(jì)  9.1 數(shù)字電路的故障檢測(cè)    9.1.1 故障模型與測(cè)試碼    9.1.2 組合電路的測(cè)試生成    9.1.3 同步時(shí)序電路的測(cè)試  9.2 數(shù)字電路的可測(cè)性設(shè)計(jì)    9.2.1 可控制性和可觀察性    9.2.2 增加控制點(diǎn)與觀察點(diǎn)的方法    9.2.3 掃描設(shè)計(jì)技術(shù)  9.3 邊界掃描設(shè)計(jì)    9.3.1 邊界掃描芯片的結(jié)構(gòu)    9.3.2 板級(jí)邊界掃描設(shè)計(jì)    9.3.3 系統(tǒng)級(jí)邊界掃描結(jié)構(gòu)  9.4 內(nèi)自測(cè)試    9.4.1 內(nèi)自測(cè)試的組成    9.4.2 特征分析器    9.4.3 內(nèi)建邏輯模塊觀察器    習(xí)題    參考文獻(xiàn)

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    現(xiàn)代電子技術(shù)基礎(chǔ)(數(shù)字部分) PDF格式下載

---