基于FPGA&CPLD數(shù)字IC設(shè)計方法

內(nèi)容概要

本書主要介紹基于FPGA & CPLD的數(shù)字IC設(shè)計方法。書中回顧了可編程邏輯器件的發(fā)展歷史，詳細(xì)介紹了CPLD和FPGA的結(jié)構(gòu)及其特點。重點是講授設(shè)計電路或數(shù)字系統(tǒng)時所應(yīng)采用的正確方法，詳細(xì)列舉了在設(shè)計的初始階段所應(yīng)做的各種準(zhǔn)備工作；在設(shè)計進程中所采取的步驟和應(yīng)遵循的原則以及在設(shè)計完成之后如何進行仿真和檢驗。書中還介紹了目前較流行的EDA工具，同時對可編程邏輯器件的發(fā)展趨勢也進行了預(yù)測。本書適合從事數(shù)字集成電路設(shè)計的工程師們以及大專院校電子類各專業(yè)的高年級在校生和研究生閱讀。對于那些從事電子工程項目的領(lǐng)導(dǎo)者、項目經(jīng)理以及從事電子產(chǎn)品市場開拓的營銷人員來說，本書也是一本合適的參考書。

作者簡介

鮑勃·澤德曼是澤德曼咨詢公司的總裁，公司是一個提供仿真、器件原型和模擬網(wǎng)絡(luò)器件工具的EDA公司。他還是超克博德網(wǎng)絡(luò)的創(chuàng)始人和總裁，該公司是一個通過Internet來提供有關(guān)高技術(shù)課題的研討會和課程的公司。自從20世紀(jì)80年代早期以來，鮑勃設(shè)計了無數(shù)的集成電路和電路板，并

書籍目錄

第1章 歷史回顧： 可編程邏輯集成電路到專用集成電路ASIC  本章目標(biāo)  1.1 可編程只讀存儲器(PROM)  1.2 可編程邏輯陣列(PLA)  1.3 可編程陣列邏輯(PAL)  1.4 掩膜門陣列ASIC  1.5 CPLD和FPGA  1.6 小結(jié)  練習(xí)第2章 復(fù)雜可編程邏輯器件（CPLD）  本章目標(biāo)  2.1 CPLD體系結(jié)構(gòu)  2.2 功能模塊  2.3 I/O模塊  2.4 時鐘驅(qū)動器  2.5 內(nèi)部互連  2.6 CPLD技術(shù)和可編程單元  2.7 嵌入式器件  2.8 小結(jié)： 選擇CPLD的準(zhǔn)則  練習(xí)第3章 現(xiàn)場可編程門陣列（FPGA）  本章目標(biāo)  3.1 FPGA體系結(jié)構(gòu)  3.2 可配置邏輯模塊  3.3 可配置I/O模塊  3.4 嵌入式器件  3.5 可編程互連  3.6 時鐘電路  3.7 SRAM編程與反熔絲編程的對比  3.8 仿真和ASIC原型  3.9 小結(jié)  練習(xí)第4章 可編程器件的通用設(shè)計方法論（UDMPD）  本章目標(biāo)  4.1 什么是UDM和UDMPD?  4.2 寫出一份設(shè)計規(guī)范  4.3 設(shè)計規(guī)范的評估  4.4 選擇器件和工具  4.5 設(shè)計  4.6 檢驗  4.7 最終評估      4.8 系統(tǒng)集成與測試  4.9 產(chǎn)品運輸  4.10 小結(jié)  練習(xí)第5章 設(shè)計技術(shù)、規(guī)則和指導(dǎo)方針  本章目標(biāo)  5.1 硬件描述語言  5.2 自上而下的設(shè)計方法  5.3 同步設(shè)計  5.4 懸浮節(jié)點  5.5 總線爭搶  5.6 每個狀態(tài)一個觸發(fā)器編碼  5.7 設(shè)計測試（DFT）  5.8 測試備用邏輯  5.9 初始化狀態(tài)機  5.10 可觀測的節(jié)點  5.11 掃描技術(shù)  5.12 芯片內(nèi)裝自測試（BIST）  5.13 特征分析        5.14 小結(jié)  練習(xí)第6章 檢驗  本章目標(biāo)  6.1 什么是檢驗？  6.2 仿真  6.3 靜態(tài)定時分析  6.4 聲明語言  6.5 整體檢驗  6.6 小結(jié)  練習(xí)第7章 電子設(shè)計自動化工具  本章目標(biāo)  7.1 仿真軟件  7.2 測試平臺發(fā)生器  7.3 現(xiàn)場工具  7.4 綜合軟件  7.5 自動測試比特位模型的產(chǎn)生（ATPG）  7.6 掃描插入軟件  7.7 芯片內(nèi)裝自測試（BIST）發(fā)生器  7.8 靜態(tài)定時分析軟件  7.9 整體檢驗軟件  7.10 布局和布線軟件  7.11 編程工具  7.12 小結(jié)  練習(xí)第8章 現(xiàn)在與未來  本章目標(biāo)  8.1 內(nèi)核  8.2 特殊的I/O驅(qū)動器  8.3 新型結(jié)構(gòu)  8.4 具有嵌入式FPGA單元的ASIC  8.5 小結(jié)附錄A 答案  第1章，歷史回顧： 可編程邏輯集成電路到專用集成電路ASIC  第2章，復(fù)雜可編程邏輯器件(CPLD)  第3章，現(xiàn)場可編程門陣列(FPGA)  第4章，可編程器件的通用設(shè)計方法論（UDMPD）  第5章，設(shè)計技術(shù)、規(guī)則和指導(dǎo)方針  第6章，檢驗  第7章，電子設(shè)計自動化工具附錄B 第5章中各電路原理圖的Verilog源程序代碼術(shù)語表參考文獻作者簡介

圖書封面

評論、評分、閱讀與下載

---

    基于FPGA&CPLD數(shù)字IC設(shè)計方法 PDF格式下載

---