CPU/SOC及外圍電路應(yīng)用設(shè)計(jì)

前言

　　現(xiàn)代數(shù)字電路的發(fā)展速度很快，尤其是高速度大容量的可編程邏輯元件裝置不斷的推陳出新，對應(yīng)延時(shí)為200萬門納秒，采用0.1 3μpm技術(shù)的PLD元件不斷的開發(fā)推出，使得數(shù)字電路規(guī)劃設(shè)計(jì)及實(shí)現(xiàn)相當(dāng)簡潔方便。各種高速外圍如VGA顯示器、PCIBus、MAC網(wǎng)絡(luò)、USB、I2C、SCI等等外圍接口的規(guī)劃設(shè)計(jì)或芯片化的合成都顯得一蹴可及。尤其對簡易8位或16位單片機(jī)結(jié)構(gòu)設(shè)計(jì)與發(fā)展，進(jìn)而對于32位高功能的CPU開發(fā)設(shè)計(jì)，采用這種高集成度的CPLD／FPGA搭配各種高功能開發(fā)糾錯軟件的方法，是開始電子科技扎根的必要開發(fā)技術(shù)，咽而成為主要的發(fā)展目標(biāo)。　　數(shù)字通信、醫(yī)療影像、數(shù)字電視、高傳真多聲道數(shù)字音響AC3、MPEG3／4、語音壓縮解壓縮、數(shù)字影像處理、辯識系統(tǒng)、雷達(dá)聲納、地震檢測分析、各種礦產(chǎn)探勘等，以及工業(yè)控制、電力控制等，這些領(lǐng)域都可以采用數(shù)字信號處理技術(shù)。舉一個(gè)很明顯的例子，若要將類似的影音加以壓縮是難以實(shí)現(xiàn)的或許會相當(dāng)麻煩，但是轉(zhuǎn)成數(shù)字信號后，就可根據(jù)數(shù)碼格式加以分析運(yùn)算來壓縮數(shù)據(jù)進(jìn)行保存或交流。這樣不但節(jié)省空間時(shí)間，且可采用數(shù)字濾波器使得干擾性較少。這些應(yīng)用領(lǐng)域都采取了數(shù)字信號控制處理的技術(shù)，其特有的數(shù)學(xué)演算技巧，都是DSP處理器的重要提升領(lǐng)域，但在哪個(gè)頻率范圍開始跨入數(shù)字化處理呢？若是以一般MCU來串行處理最多也僅可達(dá)到1MHz的信號，高于此頻率則需要大量的硬件來平行運(yùn)算處理。

內(nèi)容概要

　　《CPU/SOC及外圍電路應(yīng)用設(shè)計(jì)：基于FPGA/CPLD》詳盡介紹了簡易8位CPU（含RISC）架構(gòu)體系開發(fā)、設(shè)計(jì)及模擬測試的方法，各種CPU的外圍設(shè)計(jì)模擬測試和CPU連接架構(gòu)成單片機(jī)及SOC的方法。同時(shí)也對現(xiàn)代高速16／32位CPU架構(gòu)體系開發(fā)測試和實(shí)例以及現(xiàn)代SOPC發(fā)展平臺作了詳盡的介紹分析，并配有例題程序光盤一張，方便讀者學(xué)習(xí)使用?！禞ava應(yīng)用開發(fā)教程》可作為電子、電機(jī)、計(jì)算機(jī)、控制等專業(yè)的學(xué)生和從事VLSI、CPU、SOC芯片設(shè)計(jì)應(yīng)用的科研人員的參考用書。

書籍目錄

第1章 簡易單片機(jī)的結(jié)構(gòu)及其開發(fā)模擬測試1.1 CPLD設(shè)置CPU的HDL描述硬件結(jié)構(gòu)說明1.1.1 CPLD設(shè)置CPU的HDL使用LPM模塊簡介1.1.2 CPLD設(shè)置CPU的HDL使用寄存器簡介1.1.3 程序存儲器的設(shè)置設(shè)計(jì)及取指(Fetch)1.1.4 程序存儲器的取指(Fetch)1.1.5 CPU內(nèi)部寄存器及數(shù)據(jù)的運(yùn)算控制示意圖1.1.6 CPIU的HDL描述I／O設(shè)置及PROM設(shè)置控制1.1.7 RISCPU3．TDF完整電路描述1.2 RISCPU3．TDF、電路測試及模擬1.3 RISCPU3結(jié)構(gòu)特性討論1.4 流水線處理結(jié)構(gòu)的高速RISCPtJ4簡介1.4.1 RISCPU4流水線的指令取指Fetch／Dec解碼1.4.2 RISCPU4流水線的運(yùn)算單元讀取及解碼(OP／RD)電路1.4.3 RISCPU4流水線解碼(OP／RD)控制信號輸出電路1.4.4 RISCPU4流水線執(zhí)行EXE控制電路1.4.5 RISCPU4流水線完整電路描述1.4.6 RISCPU4流水線電路功能的模擬檢測1.4.7 數(shù)據(jù)相依冒險(xiǎn)的自動檢測處理1.4.8 實(shí)例1.4.9 結(jié)論第2章 靈活性指令碼的單片機(jī)結(jié)構(gòu)及開發(fā)模擬測試2.1 16位PD程序存儲器44個(gè)精簡指令RISC單片機(jī)指令結(jié)構(gòu)簡介2.2 44個(gè)精簡指令RISC單片機(jī)的I／O構(gòu)建及其與CPIJ的連接簡介2.2.1 16位具輸入比較和捕捉功能的計(jì)數(shù)計(jì)時(shí)器CTC2.2.2 12位的脈沖寬調(diào)變PWM外圍電路2.2.3 PPIO外圍電路及CNTPl6和PWMl2對應(yīng)I／O寄存器尋址聯(lián)結(jié)控制2.2.4 中斷的處理及連接2.3 具有相當(dāng)功能的單片機(jī)RISCPtJ8電路設(shè)計(jì)與描述2.3.1 RISCPIJ8．TDF的ALU運(yùn)算處理2.3.2 RISCPU8.TDF的解碼及控制Control信號運(yùn)算處理2.3.3 RISCPIJ8．TDF的程序轉(zhuǎn)移及寄存器數(shù)據(jù)回寫WB運(yùn)算處理2.4 RISCPU8．TDF、的完整程序描述處理2.5 RISCPU8．TDF、的程序編寫及模擬測試件庫2.6 RISCPU8．TDF的程序編寫及實(shí)例測試2.6.1 EPlK50TCl44.3 主機(jī)板和SNCPLDE3測試實(shí)驗(yàn)器介紹2.6.2 RISCPU8的程序編寫及實(shí)例測試第3章 SOC及強(qiáng)化外圍的單片機(jī)結(jié)構(gòu)和開發(fā)模擬測試3.1 SOC強(qiáng)化外圍模塊電路精簡指令RISC單片機(jī)簡介3.2 硬件乘除法器及外加存儲器的讀寫設(shè)置及連接和模擬測試3.2.1 硬件乘除法器的設(shè)計(jì)設(shè)置及連接3.2.2 外加存儲器的讀寫控制設(shè)置及連接3.2.3 乘除法器及外加存儲器的讀寫模擬測試3.2.4 精簡指令RISCPUA的整體架構(gòu)3.2.5 討論3.3 鍵盤掃描及7段LED顯示和LCD字形顯示器接口電路3.3.1 硬件鍵盤掃描接口電路的設(shè)計(jì)3.3.2 4位7段LED掃描顯示及硬件鍵盤掃描接口電路的連接3.3.3 LCD顯示模塊的驅(qū)動接口電路及其連接3.4 簡易的VGA屏幕顯示控制接口電路3.4.1 簡易的色條產(chǎn)生器(ColorBarGenerator)3.4.2 簡易的字形顯示器(CharacterGenerator)3.5 簡易串行非同步UART接口電路3.5.1 波特率產(chǎn)生器(BaudrateGenerato)3.5.2 UARI、的發(fā)送TFX控制電路3.5.3 UART的接收RX控制電路3.5.4 UART的整合電路3.6 IC串行同步傳輸電路3.7 SCI串行同步傳輸電路3.8 模擬比較器3.9 ADC轉(zhuǎn)換電路3.1 0高速的ADC轉(zhuǎn)換讀取及寄存3.1 0.1 ADC的轉(zhuǎn)換及讀取控制設(shè)置3.1 0.2 ADC轉(zhuǎn)換讀取并予解碼掃描顯示于7段LED的控制3.1 0.3 高速的ADC紀(jì)錄儲存后予以輸出顯示控制3.1 1電路的測試及實(shí)例3.1 2結(jié)論第4章 JTAG及DMA和QEP。DB死區(qū)接口電路4.1 JTAG接口電路簡介4.1.1 JTAG的邊界電路掃描(BoundaryScan)4.1.2 JTAG的電路結(jié)構(gòu)4.1.3 簡易的JTAG的電路結(jié)構(gòu)設(shè)置設(shè)計(jì)和模擬4.2 直接存儲器讀寫DMA(Direct Memory Access)接口電路4.3 四象限編碼器QEP檢測及死區(qū)(Dead Band)控制接口電路4.3.1 四象限編碼器QEP(Quard Encoder Port)檢測4.3.2 死區(qū)(Dead．Band)控制設(shè)置電路4.3.3 四象限編碼器QEP(Quarld Encoder Port)檢測計(jì)數(shù)接口電路4.4 實(shí)驗(yàn)測試與實(shí)例第5章通用型單片機(jī)指令架構(gòu)分析及特性簡介5.1 通用型單片機(jī)5.2 改良型8051單片機(jī)系列5.3 強(qiáng)化型RISCAVR單片機(jī)系列5.4 全世界8位MCU居于第二位的PIC系列產(chǎn)品5.4.1 含有模擬放大器OPA及DAC接口的特殊PIC單片機(jī)5.4.2 含有CAN及ADC，PWM控制運(yùn)算的MCU單片機(jī)5.4.3 具有DSP的運(yùn)算的DSPMCU單片機(jī)5.5 TI單片機(jī)MSP430芯片系列5.5.1 MSP430F14X的電路結(jié)構(gòu)簡介5.5.2 MSP430F14X的指令模態(tài)結(jié)構(gòu)簡介5.5.3 MSP430F14X特殊外圍電路簡介5.6 DSP單片機(jī)龍頭TI的TMS320C54X系列5.6.1 TMS320C542的CPIJ結(jié)構(gòu)5.6.2 TMS320C542尋址模式及其對應(yīng)數(shù)據(jù)轉(zhuǎn)載指令格式分析和分類5.6.3 TMS320C54X的流水線(Pipeline)指令運(yùn)算5.6.4 TMS320C54X的外圍電路5.6.5 一個(gè)良好的DSP開發(fā)軟件5.7 新加坡商Cypress的第一個(gè)含有LISB外圍單片機(jī)5.7.1 USB接口簡介5.7.2 新加坡Cypress的PSoC單片機(jī)5.8 專為機(jī)電控制的TMS320F24XDSP單片機(jī)簡介5.9 練習(xí)第6章 多重周期CPU的架構(gòu)設(shè)計(jì)開發(fā)及模擬測試6.1 SMCU的架構(gòu)設(shè)計(jì)設(shè)置及模擬測試6.2 實(shí)際SMCU的40個(gè)指令以VHDL設(shè)計(jì)設(shè)置6.3 實(shí)際SMCU的測試程序編輯及其對應(yīng)模擬波形6.4 SMCU6的綜合討論6.5 加入一個(gè)16位乘或除16位運(yùn)算的CPIJ6.5.1 以MAXPLUS2的MegaWinzardPlug.InManager建立乘除法器元6.5.2 引入乘除法器的電路描述6.5.3 引入乘除法器的電路模擬及測試6.6 討論及實(shí)例第7章 MIPS單一執(zhí)行周期CPU架構(gòu)設(shè)計(jì)設(shè)置及模擬測試7.1 MIPSCPIJ的指令架構(gòu)說明7.2 簡化的MIPSCPU架構(gòu)設(shè)計(jì)描述7.2.1 Fetch取指指令運(yùn)算描述7.2.2 Decode指令解碼運(yùn)算描述7.2.3 Control控制信號的解碼輸出描述7.2.4 Dmemory數(shù)據(jù)寄存器的讀寫控制描述7.2.5 指令執(zhí)行Exe的執(zhí)行描述7.2.6 完整的簡化MIPS組構(gòu)描述7.3 測試程序的編寫7.4 在MAXPLUS2的波形編輯模擬環(huán)境下作指令執(zhí)行檢測7.5 練習(xí)和實(shí)例第8章 流水線MIPS設(shè)計(jì)及轉(zhuǎn)移冒險(xiǎn)的處理和測試18.1 簡介8.2 MIPS流水線處理及設(shè)計(jì)描述8.2.1 MIPS流水線的取指Fetch及程序計(jì)數(shù)器PC的運(yùn)算8.2.2 MIPS流水線的指令解碼ID及寄存器內(nèi)容的讀寫8.2.3 MIPS流水線的指令控制信號Control輸出電路設(shè)計(jì)描述8.2.4 MIPS流水線的指令執(zhí)行。Execute電路設(shè)計(jì)描述8.2.5 MIPS流水線的數(shù)據(jù)存儲器的讀寫控制Dmemoryp電路設(shè)計(jì)描述8.2.6 MIPS流水線的整合描述MIPS2T．VHD的電路設(shè)計(jì)描述8.3 MIPS流水線CPU的功能模擬及檢測8.4 流水線對應(yīng)于數(shù)據(jù)序執(zhí)行所產(chǎn)生的數(shù)據(jù)冒險(xiǎn)(Hatzard)8.5 流水線數(shù)據(jù)冒險(xiǎn)(Harzard)自動處理的電路結(jié)構(gòu)描述及檢測8.5.1 在第4層的數(shù)據(jù)存儲器讀出LW運(yùn)算流水線數(shù)據(jù)冒險(xiǎn)自動處理8.5.2 如LW運(yùn)算流水線數(shù)據(jù)冒險(xiǎn)的STALL寄存運(yùn)算模擬測試8.6 練習(xí)與實(shí)例第9章 32位存儲器及寄存器的流水線MIPS結(jié)構(gòu)9.1 32位存儲器及寄存器的流水線MIPS簡介9.1.1 取指的IFETC2TlT4．VHD的修改9.1.2 指令解碼及寄存器的數(shù)據(jù)讀寫IDECODTT4．VHD的修改9.1.3 數(shù)據(jù)存儲器讀寫DMEMORYT4．VHD的修改第10章 高級MCU結(jié)構(gòu)分析及ARM簡介

編輯推薦

　　FPGA／CPLD研發(fā)，CPU及單片機(jī)等深入淺出的模擬測試和實(shí)例。RlSC CPU的構(gòu)架設(shè)計(jì)和冒險(xiǎn)處理詳細(xì)模擬測試和實(shí)例?！　TC、PWM、GPlO、I2C、SCI、VGA、QEP等外圍硬件設(shè)計(jì)CPU、UART的連接。高速16／32位CPU架構(gòu)研發(fā)，測試實(shí)例及SOPC系統(tǒng)整合發(fā)展。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    CPU/SOC及外圍電路應(yīng)用設(shè)計(jì) PDF格式下載

---