Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程

內(nèi)容概要

　　本書講述了自20世紀(jì)90年代開始在美國(guó)和其他先進(jìn)的工業(yè)國(guó)家逐步推廣的利用硬件描述語(yǔ)言（Verilog HDL）建模、仿真和綜合的設(shè)計(jì)復(fù)雜數(shù)字邏輯電路與系統(tǒng)的方法和技術(shù)。本書從算法和計(jì)算的基本概念出發(fā)，把復(fù)雜的算法逐步分解成簡(jiǎn)單的操作步驟，講述最終如何由硬線邏輯電路來實(shí)現(xiàn)復(fù)雜的數(shù)字邏輯系統(tǒng)。　　全書共分四部分，另加一個(gè)附錄。第一部分為初級(jí)篇，共8講；第二部分為中級(jí)篇，共10講；第三部分為實(shí)踐篇，共12個(gè)實(shí)驗(yàn)例選。最后一部分是 Verilog 硬件描述語(yǔ)言參考手冊(cè)，即語(yǔ)法篇，供學(xué)習(xí)、查詢之用?！　型黄苽鹘y(tǒng)的章節(jié)結(jié)構(gòu)，以“學(xué)時(shí)”為單位，以“講授”為形式，將Verilog HDL知識(shí)由淺入深、由簡(jiǎn)單到復(fù)雜、由典型到一般的循序漸進(jìn)方法，一步步地傳授給讀者，使大學(xué)電子類及計(jì)算機(jī)工程類本科及研究生，以及相關(guān)領(lǐng)域的設(shè)計(jì)工程人員可以從中掌握Verilog HDL技術(shù)，把我國(guó)的IC設(shè)計(jì)、復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)推向一個(gè)全新的高度?！　”緯勺鳛殡娮庸こ填?、自動(dòng)控制類、計(jì)算機(jī)類的大學(xué)本科高年級(jí)及研究生教學(xué)用書，亦可供其他工程人員自學(xué)與參考。

書籍目錄

第一部分 初級(jí)篇第一講 Verilog的基本知識(shí)1.1 硬件描述語(yǔ)言HDL1.2 Verilog HDL的歷史1.3 Verilog HDL和VHDL的比較1.4 Verilog 目前的應(yīng)用情況和適用的設(shè)計(jì)1.5 采用Verilog HDL設(shè)計(jì)復(fù)雜數(shù)字電路的優(yōu)點(diǎn)1.6 Verilog HDL的設(shè)計(jì)流程簡(jiǎn)介1.7 小結(jié)思考題第二講 Verilog語(yǔ)法的基本概念概述2.1 Verilog模塊的基本概念2.2 Verilog用于模塊的測(cè)試2.3 小結(jié)思考題第三講 常用Verilog語(yǔ)法之一概述3.1 模塊的結(jié)構(gòu)3.2 數(shù)據(jù)類型及其常量及變量3.3 運(yùn)算符及表達(dá)式思考題第四講 常用Verilog語(yǔ)法之二概述4.1 邏輯運(yùn)算符4.2 關(guān)系運(yùn)算符4.3 等式運(yùn)算符4.4 移位運(yùn)算符4.5 位拼接運(yùn)算符4.6 縮減運(yùn)算符4.7 優(yōu)先級(jí)別4.8 關(guān) 鍵 詞4.9 賦值語(yǔ)句和塊語(yǔ)句4.10 小結(jié)思考題第五講 常用Verilog語(yǔ)法之三概述5.1 條件語(yǔ)句5.2 循環(huán)語(yǔ)句5.3 小結(jié)思考題第六講 常用Verilog語(yǔ)法之四概述6.1 結(jié)構(gòu)說明語(yǔ)句6.2 task和function說明語(yǔ)句6.3 系統(tǒng)函數(shù)和任務(wù)6.4 小結(jié)思考題第七講 常用Verilog語(yǔ)法之五概述7.1 系統(tǒng)任務(wù)$monitor7.2 時(shí)間度量系統(tǒng)函數(shù)$time7.3 系統(tǒng)任務(wù)$finish7.4 系統(tǒng)任務(wù)$stop7.5 系統(tǒng)任務(wù)$readmemb和$readmemh7.6 系統(tǒng)任務(wù) $random7.7 編譯預(yù)處理7.8 小結(jié)思考題第八講 常用Verilog語(yǔ)法總結(jié)概述總結(jié)第二部分 中級(jí)篇第一講 Verilog HDL模型的不同抽象級(jí)別概述1.1 門級(jí)結(jié)構(gòu)描述1.2 Verilog HDL的行為描述建模1.3 用戶定義的原語(yǔ)1.4 小結(jié)思考題第二講 如何編寫和驗(yàn)證簡(jiǎn)單的純組合邏輯模塊概述2.1 加法器2.2 乘法器2.3 比較器2.4 多路器2.5 總線和總線操作2.6 流水線小結(jié)思考題第三講 復(fù)雜數(shù)字系統(tǒng)的構(gòu)成概述3.1 運(yùn)算部件和數(shù)據(jù)流動(dòng)的控制邏輯3.2 在Verilog HDL設(shè)計(jì)中啟用同步時(shí)序邏輯思考題第四講 同步狀態(tài)機(jī)的原理、結(jié)構(gòu)和設(shè)計(jì)概述4.1 狀態(tài)機(jī)的結(jié)構(gòu)4.2 Mealy狀態(tài)機(jī)和Moore狀態(tài)機(jī)的不同點(diǎn)4.3 如何用Verilog來描述可綜合的狀態(tài)機(jī)思考題第五講 設(shè)計(jì)可綜合的狀態(tài)機(jī)的指導(dǎo)原則概述5.1 用Verilog HDL語(yǔ)言設(shè)計(jì)可綜合的狀態(tài)機(jī)的指導(dǎo)原則5.2 典型的狀態(tài)機(jī)實(shí)例5.3 綜合的一般原則5.4 語(yǔ)言指導(dǎo)原則5.5 可綜合風(fēng)格的Verilog HDL模塊實(shí)例5.6 狀態(tài)機(jī)的置位與復(fù)位小結(jié)思考題第六講 深入理解阻塞和非阻塞賦值的不同概述6.1 深入理解阻塞和非阻塞賦值的不同6.2 Verilog模塊編程要點(diǎn)6.3 Verilog的層次化事件隊(duì)列6.4 自觸發(fā)always塊6.5 移位寄存器模型6.6 阻塞賦值及一些簡(jiǎn)單的例子6.7 時(shí)序反饋移位寄存器建模6.8 組合邏輯建模時(shí)應(yīng)使用阻塞賦值6.9 時(shí)序和組合的混合邏輯——使用非阻塞賦值6.10 其他阻塞和非阻塞混合使用的原則6.11 對(duì)同一變量進(jìn)行多次賦值6.12 常見的對(duì)于非阻塞賦值的誤解6.13 小結(jié)思考題第七講 較復(fù)雜時(shí)序邏輯電路設(shè)計(jì)實(shí)踐概述總結(jié)思考題第八講 I2C總線接口模塊的設(shè)計(jì)概述總結(jié)思考題第九講 簡(jiǎn)化的 RISC_CPU設(shè)計(jì)概述9.1 課題的來由和設(shè)計(jì)環(huán)境介紹9.2 什么是CPU9.3 RISC_CPU結(jié)構(gòu)9.4 RISC_CPU 操作和時(shí)序9.5 RISC_CPU尋址方式和指令系統(tǒng)9.6 RISC_CPU模塊的調(diào)試小結(jié)思考題第十講 虛擬器件、虛擬接口模型及其在大型數(shù)字系統(tǒng)設(shè)計(jì)中的作用概述10.1 軟核和硬核、宏單元及虛擬器件和接口10.2 虛擬器件和虛擬接口模塊的供應(yīng)商10.3 虛擬模塊的設(shè)計(jì)10.4 虛擬接口模塊的實(shí)例小結(jié)思考題第三部分 實(shí)踐篇設(shè)計(jì)示范和上機(jī)習(xí)題概述練習(xí)一 簡(jiǎn)單的組合邏輯設(shè)計(jì)練習(xí)二 簡(jiǎn)單分頻時(shí)序邏輯電路的設(shè)計(jì)練習(xí)三 利用條件語(yǔ)句實(shí)現(xiàn)計(jì)數(shù)分頻時(shí)序電路練習(xí)四 阻塞賦值與非阻塞賦值的區(qū)別練習(xí)五 用always塊實(shí)現(xiàn)較復(fù)雜的組合邏輯電路練習(xí)六 在Verilog HDL中使用函數(shù)練習(xí)七 在Verilog HDL中使用任務(wù)（task）練習(xí)八 利用有限狀態(tài)機(jī)進(jìn)行時(shí)序邏輯的設(shè)計(jì)練習(xí)九 利用狀態(tài)機(jī)實(shí)現(xiàn)比較復(fù)雜的接口設(shè)計(jì)練習(xí)十 通過模塊實(shí)例調(diào)用實(shí)現(xiàn)大型系統(tǒng)的設(shè)計(jì)練習(xí)十一 簡(jiǎn)單卷積器的設(shè)計(jì)練習(xí)十二 利用SRAM設(shè)計(jì)一個(gè)FIFO第四部分 語(yǔ)法篇關(guān)于Verilog HDL的說明一、關(guān)于 IEEE 1364標(biāo)準(zhǔn)二、Verilog簡(jiǎn)介三、語(yǔ)法總結(jié)四、編寫Verilog HDL源代碼的標(biāo)準(zhǔn)五、設(shè)計(jì)流程Verilog硬件描述語(yǔ)言參考手冊(cè)一、Verilog HDL語(yǔ)句與常用標(biāo)志符（按字母順序排列）二、系統(tǒng)任務(wù)和函數(shù)（System task and function）三、常用系統(tǒng)任務(wù)和函數(shù)的詳細(xì)使用說明四、Command Line Options 命令行的可選項(xiàng)

編輯推薦

　　《Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程》可作為電子工程類、自動(dòng)控制類、計(jì)算機(jī)類的大學(xué)本科高年級(jí)及研究生教學(xué)用書，亦可供其他工程人員自學(xué)與參考。

圖書封面

圖書標(biāo)簽Tags

無

評(píng)論、評(píng)分、閱讀與下載

---

    Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程 PDF格式下載

---