VHDL實(shí)用教程

內(nèi)容概要

本書(shū)比較系統(tǒng)地介紹了VHDL的基本語(yǔ)言現(xiàn)象和實(shí)用技術(shù)。本書(shū)以實(shí)用和可操作為基點(diǎn)，簡(jiǎn)潔而又不失完整地介紹了VHDL基于EDA技術(shù)的理論與實(shí)踐方面的知識(shí)。    其中包括VHDL語(yǔ)句語(yǔ)法基礎(chǔ)知識(shí)（第1章——第7章）、仿真（第8章），邏輯綜合與編程技術(shù)（第9章）、有限狀態(tài)及其設(shè)計(jì)（第10章）、基于FPGA的數(shù)字濾波器設(shè)計(jì)（第十一章）、多種常用的支持VHDL的EDA軟件使用（第12章）、VHDL數(shù)字系統(tǒng)設(shè)計(jì)實(shí)踐（第13章）和大學(xué)生電子設(shè)計(jì)競(jìng)賽題的VHDL應(yīng)用介紹（第14章）。全書(shū)列舉了大量VHDL設(shè)計(jì)示例，其中大部分經(jīng)第12章介紹的VHDL綜合器編譯通過(guò)，第13章的程序絕大部分都通過(guò)了附錄介紹的EDA實(shí)驗(yàn)系統(tǒng)上的硬件測(cè)試，可直接使用。書(shū)中還附有大量程序設(shè)計(jì)和實(shí)驗(yàn)，實(shí)踐方面和習(xí)題。    本書(shū)可作為高等院校的電子工程、通信、工業(yè)自動(dòng)化、計(jì)算機(jī)應(yīng)用技術(shù)、電子對(duì)抗、儀器儀表、數(shù)字信號(hào)處理、圖像處理等學(xué)科領(lǐng)域和專業(yè)的高年級(jí)本科生或研究生的VHDL或EDA技術(shù)課程的教材及實(shí)驗(yàn)指導(dǎo)，也可作為相關(guān)專業(yè)技術(shù)人員的自學(xué)參考書(shū)。

書(shū)籍目錄

第1章 緒論  1.1 關(guān)于EDA  1.2 關(guān)于VHDL  1.3 關(guān)于自頂向下的系統(tǒng)設(shè)計(jì)方法  1.4 關(guān)于應(yīng)用VHDL的EDA過(guò)程  1.5 關(guān)于在系統(tǒng)編程技術(shù)  1.6 關(guān)于FPGA／CPLD的優(yōu)勢(shì)  1.7 關(guān)于VHDL的學(xué)習(xí)第2章 VHDL入門(mén)  2.1 用VHDL設(shè)計(jì)多路選擇器和鎖存器  2.2 用VHDL設(shè)計(jì)全加器第3章 VHDL程序結(jié)構(gòu)  3.1 實(shí)體（ENTITY）  3.2 結(jié)構(gòu)體（ARCHryECTURE）  3.3 塊語(yǔ)句結(jié)構(gòu)（BLOCK）  3.4 進(jìn)程（PROCESS）  3.5 子程序（SUBPROGRAM）    3.5.1 函數(shù)（FUNCTION）    3.5.2 重載函數(shù)（OVERLOADEDFUNCTION）    3.5.3 過(guò)程（PROCEDURE）    3.5.4 重載過(guò)程（OVERLOADEDPROCEDURE）  3.6 庫(kù)（LIBRARY）  3.7 程序包（PACKAGE）  3.8 配置（CONFIGURATION）  習(xí)題第4章 VHDL語(yǔ)言要素  4.1 VHDL文字規(guī)則  4.2 VHDL數(shù)據(jù)對(duì)象    4.2.1 變量（VARIABLE）    4.2.2 信號(hào)（SIGNAL）    4.2.3 常數(shù)（CONSTAN）  4.3 VHDL數(shù)據(jù)類型    4.3.1 VHDL的預(yù)定義數(shù)據(jù)類型    4.3.2 IEEE預(yù)定義標(biāo)準(zhǔn)邏輯位與矢量    4.3.3 其它預(yù)定義標(biāo)準(zhǔn)數(shù)據(jù)類型    4.3.4 用戶自定義數(shù)據(jù)類型方式    4.3.5 枚舉類型    4.3.6 整數(shù)類型和實(shí)數(shù)類型    4.3.7 對(duì)數(shù)組類型    4.3.8 記錄類型    4.3.9 數(shù)據(jù)類型轉(zhuǎn)換  4.4 VHDL操作符    4.4.1 操作符種類    4.4.2 邏輯操作符    4.4.3 關(guān)系操作符    4.4.4 算術(shù)操作符    4.4.5 重載操作符  習(xí)題第5章 VHDL順序語(yǔ)句  5.1 賦值語(yǔ)句    5.1.1 信號(hào)和變量賦值    5.1.2 賦值目標(biāo)  5.2 流程控制語(yǔ)句    5.2.1 IF語(yǔ)句    5.2.2 CASE語(yǔ)句    5.2.3 LOOP語(yǔ)句    5.2.4 NEXT語(yǔ)句    5.2.5 EXIT語(yǔ)句  5.3 WAIT語(yǔ)句  5.4 子程序調(diào)用語(yǔ)句  5.5 返回語(yǔ)句（RETURN）  5.6 空操作語(yǔ)句（NULL）  5.7 其它語(yǔ)句和說(shuō)明    5.7.1 屬性（AThRIBUTE）描述與定義語(yǔ)句    5.7.2 文本文件操作（TEXTIO）    5.7.3 ASSERT語(yǔ)句    5.7.4 REPORT語(yǔ)句    5.7.5 決斷函數(shù)  習(xí)題第6章 VHDL并行語(yǔ)句  6.1 進(jìn)程語(yǔ)句  6.2 快語(yǔ)句  6.3 并行信號(hào)賦值語(yǔ)句    6.3.1 簡(jiǎn)單信號(hào)賦值語(yǔ)句    6.3.2 條件信號(hào)賦值語(yǔ)句    6.3.3 選擇信號(hào)賦值語(yǔ)句  6.4 并行過(guò)程調(diào)用語(yǔ)句  6.5 元件例化語(yǔ)句  6.6 類屬映射語(yǔ)句  6.7 生成語(yǔ)句  習(xí)題第7章 VHDL的描述風(fēng)格第8章 仿真第9章 綜合第10章 有限狀態(tài)機(jī)FSM第11章 數(shù)字濾波器設(shè)計(jì)第12章 VHDL設(shè)計(jì)平臺(tái)使用向?qū)У?3章 VHDL設(shè)計(jì)實(shí)踐與實(shí)驗(yàn)第14章 電子設(shè)計(jì)競(jìng)賽實(shí)例介紹附錄1 GW48型EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)使用介紹附錄2 一些FPGA和CPLD芯片引腳圖

章節(jié)摘錄

版權(quán)頁(yè)：   插圖：   WORK庫(kù) WORK庫(kù)是用戶的VHDL設(shè)計(jì)的現(xiàn)行工作庫(kù)，用于存放用戶設(shè)計(jì)和定義的一些設(shè)計(jì)單元和程序包，因而是用戶的臨時(shí)倉(cāng)庫(kù)，用戶設(shè)計(jì)項(xiàng)目的成品、半成品模塊，以及先期已設(shè)計(jì)好的元件都放在其中。WORK庫(kù)自動(dòng)滿足VHDL語(yǔ)言標(biāo)準(zhǔn)，在實(shí)際調(diào)用中，也不必以顯式預(yù)先說(shuō)明?；赩HDL所要求的WORK庫(kù)的基本概念，在PC機(jī)或工作站上利用VHDL進(jìn)行項(xiàng)目設(shè)計(jì)，不允許在根目錄下進(jìn)行，而是必須為此設(shè)定一個(gè)目錄，用于保存所有此項(xiàng)目的設(shè)計(jì)文件，VHDL綜合器將此目錄默認(rèn)為WORK庫(kù)。但必須注意，工作庫(kù)并不是這個(gè)目錄的目錄名，而是一個(gè)邏輯名。綜合器將指示器指向該目錄的路徑。VHDL標(biāo)準(zhǔn)規(guī)定工作庫(kù)總是可見(jiàn)的，因此，不必在VHDL程序中明確指定。 VITAL庫(kù) 使用VITAL庫(kù)，可以提高VHDL門(mén)級(jí)時(shí)序模擬的精度，因而只在VHDL仿真器中使用。庫(kù)中包含時(shí)序程序包VITAL_TIMING和VITAL_PRIMITIVES。VITAL程序包已經(jīng)成為IEEE標(biāo)準(zhǔn)，在當(dāng)前的VHDL仿真器的庫(kù)中，VITAL庫(kù)中的程序包都已經(jīng)并到IEEE庫(kù)中。實(shí)際上，由于各FPGA/CPLD生產(chǎn)廠商的適配工具（如ispEXPERT Compiler，參見(jiàn)第12章）都能為各自的芯片生成帶時(shí)序信息的VHDL門(mén)級(jí)網(wǎng)表，用VHDL仿真器仿真該網(wǎng)表可以得到非常精確的時(shí)序仿真結(jié)果。因此，基于實(shí)用的觀點(diǎn)，在FPGA/CPLD設(shè)計(jì)開(kāi)發(fā)過(guò)程中，一般并不需要VITAL庫(kù)中的程序包。 除了以上提到的庫(kù)外，EDA工具開(kāi)發(fā)商為了FPGA/CPLD開(kāi)發(fā)設(shè)計(jì)上的方便，都有自己的擴(kuò)展庫(kù)和相應(yīng)的程序包，如DATAIO公司的GENERICS庫(kù)、DATAIO庫(kù)等，以及上面提到的Synopsys公司的一些庫(kù)。 在VHDL設(shè)計(jì)中，有的EDA工具將一些程序包和設(shè)計(jì)單元放在一個(gè)目錄下，而將此目錄名（如“WORK”）作為庫(kù)名，如Synplicity公司的Synplify（詳細(xì)用法可參見(jiàn)第12章）。有的EDA工具是通過(guò)配置語(yǔ)句結(jié)構(gòu)來(lái)指定庫(kù)和庫(kù)中的程序包，這時(shí)的配置即成為一個(gè)設(shè)計(jì)實(shí)體中最頂層的設(shè)計(jì)單元。

編輯推薦

《VHDL實(shí)用教程》可作為高等院校的電子工程、通信、工業(yè)自動(dòng)化、計(jì)算機(jī)應(yīng)用技術(shù)、電子對(duì)抗、儀器儀表、數(shù)字信號(hào)處理、圖像處理等學(xué)科領(lǐng)域和專業(yè)的高年級(jí)本科生或研究生的VHDL或EDA技術(shù)課程的教材及實(shí)驗(yàn)指導(dǎo)，也可作為相關(guān)專業(yè)技術(shù)人員的自學(xué)參考書(shū)。

圖書(shū)封面

圖書(shū)標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    VHDL實(shí)用教程 PDF格式下載

---