基于SRAM的FPGA容錯技術(shù)

前言

　　本書介紹了用于可編程結(jié)構(gòu)的多種容錯技術(shù)，這種可編程結(jié)構(gòu)就是著名的現(xiàn)場可編程門陣列（FPGA），通過靜態(tài)隨機訪問存儲器（SRAM）可進行用戶定制。由于其具有信息密度大、性能高、開發(fā)成本較低及可重新編程的特性，F(xiàn)PGA在空間領域具有越來越多的應用價值。特別是基于SRAM的FPGA，對遠距離任務很有價值，因為它能讓用戶在很短的時間間隔內(nèi)任意多次重新編程?；赟RAM的FPGA和微控制器，是應用在空間領域眾多器件的突出代表，也是本書重點討論的內(nèi)容，更具體的是指賽靈思公司（Xilinx）的Virtex系列和英特

內(nèi)容概要

　　廣泛應用于民用和工業(yè)領域的基于SRAM的FPGA，因其邏輯集成度高、使用方便、開發(fā)成本低且能夠被重新編程，正逐步應用于空間領域?？臻g領域的應用除了要求其具有很高的可靠性以外，抗輻射是必須重點考慮的問題。本書針對這種需求，尤其是針對空間環(huán)境中單粒子效應的影響，詳細介紹了基于SRAM的FPGA這種可編程結(jié)構(gòu)的多種容錯技術(shù)和方法。　　本書提及的技術(shù)和方法多是從實際容錯系統(tǒng)中總結(jié)出來的，并進行了歸類、分析和總結(jié)，同時附有參考文獻。內(nèi)容詳盡豐富，實踐性和針對性強，可作為從事容錯計算和空間電子系統(tǒng)研究和設計人員的參考用書。

作者簡介

　　費爾南達·古斯芒·德·利馬·卡斯騰斯密得，是位于巴西阿雷格里港（Porlto Alegre）的南大河洲聯(lián)邦大學（UFRGS）計算機科學系的教授。1997年，她從巴西阿雷格里港南大河洲聯(lián)邦大學獲電氣工程學學士學位，1999年和2003年分別獲計算機科學碩士學位和微電子學博士學位。1999年，她曾工作于法國的格勒諾布爾（Grenoble）國家理工學院（INPG）；2001年，工作于美國圣何塞（San Jose）的賽靈思（Xilinx）公司。她的研究興趣包括超大規(guī)模集成電路（VLSI）測試和設計、故障效應、容錯技術(shù)和可編程結(jié)構(gòu)。她是美國電氣和電子工程師協(xié)會（IEEE）的會員。
　　路易吉·卡羅，1962年出生于巴西的阿雷格里港，分別于1985年和1989年從巴西南大河洲聯(lián)邦大學獲電氣工程學學士和碩士學位。1989年～1991年，他就職于意大利阿格雷特（Agrate）的ST微電子研發(fā)小組，1996年獲巴西南大河洲聯(lián)邦大學計算機科學系的博士學位。目前他是南大河洲聯(lián)邦大學電氣工程系講師，負責向研究生和本科生講授數(shù)字系統(tǒng)設計和數(shù)字信號處理學科。他也是該大學計算機科學研究生計劃的成員，負責嵌入式系統(tǒng)、數(shù)字信號處理和VLSI設計的課程。他主要的研究興趣包括混合信號設計、數(shù)字信號處理、混合信號和模擬測試及快速系統(tǒng)原型。他已針對這些主題發(fā)表了90多篇專業(yè)論文，著有《數(shù)字系統(tǒng)設計和原型》（葡萄牙語）一書。
　　里卡多·賴斯，是巴西南大河洲聯(lián)邦大學信息研究所教授。1978年，他從巴西阿雷格里港南大河洲聯(lián)邦大學獲電氣工程學學士學位。1983年，他從法國格勒諾布爾國家理工學院獲計算機科學和微電子系的博士學位。他的主要研究興趣包括VLSI設計及CAD、物理設計、設計方法學和容錯技術(shù)。他在期刊和會議上發(fā)表專業(yè)論文200多篇，同時出版了一些專著。他曾任巴西計算機學會的會長，巴西微電子學會的副會長。他是國際信息處理聯(lián)盟（IFIP）的副主席曾獲IFIP的銀質(zhì)獎章。他是《集成電路及系統(tǒng)》雜志（JICS）的主編。里卡多也是IEEE計算機設計與測試的拉美聯(lián)絡員。他還是幾個學術(shù)會議的“組織和程序”委員會委員，是“集成電路及系統(tǒng)設計研討會”（SBCCI）系列論壇的發(fā)起人之一。他是IEEE的會員。

書籍目錄

第1章  引言第2章  集成電路中的輻射效應　2.1  輻射環(huán)境概述　2.2  集成電路中的輻射效應　　2.2.1  SEU的分類　2.3  基于SRAM的FPGA的特有影響第3章  單粒子翻轉(zhuǎn)(SEU)減緩技術(shù)　3.1  基于設計的技術(shù)　　3.1.1  檢測技術(shù)　　3.1.2  減緩技術(shù)　3.2  ASIC中SEU減緩技術(shù)實例　3.3  FPGA中SEU減緩技術(shù)實例　　3.3.1  基于反熔絲的FPGA　　3.3.2  基于SRAM的FPGA第4章  結(jié)構(gòu)層SEU減緩技術(shù)第5章  高層SEU減緩技術(shù)　5.1  針對FPGA的三模冗余技術(shù)　5.2  刷新第6章  三模冗余(TMR)的健壯性　6.1  測試設計方法　6.2  FPGA位流中的故障注入　6.3  設計布局中翻轉(zhuǎn)的定位　　6.3.1  矩陣中位列的位置　　6.3.2  矩陣中位行的位置　　6.3.3  CLB中位的位置　　6.3.4  位分類　6.4  故障注人結(jié)果　6.5  “金”片(“Golden”Chip)方法第7章  TMR微控制器的設計和測試　7.1  面積和性能結(jié)果　7.2  TMR8051微控制器輻射的地面測試結(jié)果第8章  減少TMR開銷：第一部分 　8.1  結(jié)合時間冗余的雙備份比較　8.2  VHDL描述中的故障注入　8.3  面積和性能第9章  減少TMR開銷：第二部分 　9.1  算術(shù)類電路的DWC—CED技術(shù)　　9.1.1  使用基于硬件冗余的CED技術(shù)　　9.1.2  使用基于時間冗余的CED技術(shù)　　9.1.3  選擇最合適的CED模塊　　9.1.4  故障覆蓋率結(jié)果　　9.1.5  面積和性能結(jié)果　9.2  非算術(shù)電路中的DWC-CED設計技術(shù)第10章  總結(jié)與展望縮寫詞中英文對照參考文獻

章節(jié)摘錄

　　容錯技術(shù)的開發(fā)與目標器件緊密相關，需要詳細分析相關系統(tǒng)結(jié)構(gòu)中的翻轉(zhuǎn)效應。對于每一種電路，有其最適合的解決方法。在過去的幾年中，集成電路工業(yè)為了追求更好的性能、更高的邏輯密度和更低的成本而使其結(jié)構(gòu)越來越復雜，例如應用專用集成電路（ASIC），有數(shù)百萬個晶體管的微處理器，高密度現(xiàn)場可編程門陣列（FPGA）組件以及最新的由嵌入式微處理器、存儲器和模擬電路塊組成的片上系統(tǒng)（SOC）。這些在單一芯片上提供大量信息處理能力的結(jié)構(gòu)，給系統(tǒng)設計帶來了重大的影響。它們的用途涵蓋了廣泛的應用領域，從便攜系統(tǒng)到專用嵌入控制

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    基于SRAM的FPGA容錯技術(shù) PDF格式下載

---