微型計算機原理及應用

書籍目錄

第1章 微型計算機系統(tǒng)導論 1.1 引言 1.2 計算機的發(fā)展概況 1.3 微型計算機系統(tǒng)的組成 1.3.1 硬件 1.3.2 軟件 1.4 微型計算機硬件系統(tǒng) 1.4.1 微型計算機系統(tǒng)的組成 1.4.2 微處理器 1.4.3 存儲器 1.4.4 I／O接口與輸入／輸出設(shè)備 1.5 微型計算機的工作過程 習題 第2章 計算機中的數(shù)制和編碼 2.1 無符號數(shù)的表示及運算 2.1.1 無符號數(shù)的表示方法 2.1.2 各種數(shù)制的相互轉(zhuǎn)換 2.2 帶符號數(shù)的表示及運算 2.2.1 機器數(shù)與真值 2.2.2 機器數(shù)的表示方法 2.2.3 真值與機器數(shù)之間的轉(zhuǎn)換 2.2.4 補碼的加減運算 2.2.5 溢出及其判斷方法 2.3 信息的編碼 2.3.1 二進制編碼的十進制數(shù)（BCD編碼） 2.3.2 ASCII字符編碼 2.4 數(shù)的定點與浮點表示法 2.4.1 定點表示 2.4.2 浮點表示 習題 第3章 80×86微處理器 3.180×86微處理器簡介 3.28086／8088微處理器 3.2.18086／8088內(nèi)部結(jié)構(gòu) 3.2.28086／8088寄存器結(jié)構(gòu) 3.2.3 總線周期的概念 3.2.48086／8088引腳及其功能 3.38086／8088存儲器和I／0組織 3.3.18086／8088存儲器組織 3.3.28086／8088的I／0組織 3.4 從80286到Pentium系列的技術(shù)發(fā)展 3.4.180×86寄存器組 3.4.280×86存儲器管理 3.4.380286微處理器 3.4.480386微處理器 3.4.580486微處理器 3.4.6 Pentium微處理器 習題 第4章 80×86指令系統(tǒng) 4.18086／8088指令系統(tǒng)的尋址方式 4.1.18086／8088操作數(shù)的種類 4.1.28086／8088指令操作數(shù)的尋址方式 4.28086／8088通用指令 4.2.1 數(shù)據(jù)傳送指令 4.2.2 算術(shù)運算指令 4.2.3 位操作指令 4.2.4 串操作指令 4.2.5 控制轉(zhuǎn)移指令 4.2.6 處理器控制指令 4.380×86／Pentium指令系統(tǒng) 4.3.180×86尋址方式 4.3.280286增強與增加的指令 4.3.380386／80486增強與增加的指令 4.3.4 Pentium系列處理器增加的指令 習題 第5章 匯編語言程序設(shè)計 5.1 匯編語言的基本概念 5.2 匯編語言源程序的格式 5.2.1 程序的分段結(jié)構(gòu) 5.2.2 匯編語言語句的類型和格式 5.3 偽指令語句 5.3.1 數(shù)據(jù)定義偽指令 5.3.2 符號定義偽指令 5.3.3 段定義偽指令 5.3.4 段的簡化定義 5.3.5 過程定義偽指令 5.3.6 模塊定義與連接偽指令 5.3.7 處理器選擇偽指令 5.4 宏指令語句 5.4.1 常用的宏處理偽指令 5.4.2 宏指令與子程序的區(qū)別 5.5 系統(tǒng)功能調(diào)用 5.5.1 匯編語言和DOS操作系統(tǒng)的接口 5.5.2 常用系統(tǒng)功能調(diào)用和BIOS中斷調(diào)用 5.6 匯編語言程序設(shè)計的基本方法 5.6.1 順序程序設(shè)計 5.6.2 分支程序設(shè)計 5.6.3 循環(huán)程序設(shè)計 5.6.4 子程序設(shè)計 習題 第6章 半導體存儲器 6.1 概述 6.1.1 存儲器的分類 6.1.2 半導體存儲器的分類 6.1.3 半導體存儲器的主要技術(shù)指標 6.1.4 半導體存儲器芯片的基本結(jié)構(gòu) 6.2 隨機讀寫存儲器（RAM） 6.2.1 靜態(tài)RAM 6.2.2 動態(tài)RAM 6.3 只讀存儲器（ROM） 6.3.1 掩膜式只讀存儲器（MROM） 6.3.2 可編程只讀存儲器（PROM） 6.3.3 可擦除、可再編程的只讀存儲器 6.4 存儲器的擴展 6.4.1 位擴展 6.4.2 字擴展 6.4.3 字位擴展 6.5 幾種新型存儲器簡介 習題 第7章 輸入／輸出與中斷 7.1 I／O接口概述 7.1.1 I／O接口的作用 7.1.2 CPU與外設(shè)交換的信息 7.1.3 I／O接口的基本結(jié)構(gòu) 7.1.4 I／O端口的編址 7.2 CPU與外設(shè)之間數(shù)據(jù)傳送的方式 7.2.1 程序傳送方式 7.2.2 中斷傳送方式 7.2.3 直接存儲器存?。―MA）傳送方式 7.3 中斷技術(shù) 7.3.1 中斷的基本概念 7.3.2 中斷優(yōu)先級和中斷的嵌套 7.48086／8088中斷系統(tǒng) 7.4.18086／8088的中斷源類型 7.4.2 中斷向量表 7.4.38086／8088的中斷處理過程 7.4.4 中斷服務程序的設(shè)計 7.5 可編程中斷控制器Inte18259A 7.5.18259A的功能 7.5.28259A的內(nèi)部結(jié)構(gòu)及外部引腳 7.5.38259A的工作方式 7.5.48259A的編程 習題 第8章 可編程接口芯片及應用 8.1 可編程定時器／計數(shù)器芯片8253／8254 8.1.18253的結(jié)構(gòu)與功能 8.1.28253的編程 8.1.38253的工作方式 8.1.48254與8253的區(qū)別 8.1.58253應用舉例 8.2 可編程并行接口芯片8255A 8.2.18255A的引腳與結(jié)構(gòu) 8.2.28255A的工作方式與控制字 8.2.3 各種工作方式的功能 8.2.48255A的應用舉例 8.3 串行通信及可編程串行接口芯片8250 8.3.1 串行通信的基本概念 8.3.2 可編程異步串行接口芯片INS8250 8.3.3 INS8250編程序 8.4 模／數(shù)（A／D）與數(shù)／模（D／A）轉(zhuǎn)換技術(shù) 8.4.1 D／A轉(zhuǎn)換接口 8.4.2 A／D轉(zhuǎn)換接口 習題 參考文獻

章節(jié)摘錄

版權(quán)頁：   插圖：   對由這樣的基本存儲電路組成的存儲矩陣進行讀操作時，若某一行選擇線為高電平，則位于同一行的所有基本存儲電路中的T管都導通，于是刷新放大器讀取對應電容C上的電壓值，但只有列選擇信號有效的基本存儲電路才受到驅(qū)動，從而可以輸出信息。刷新放大器的靈敏度很高，放大倍數(shù)很大，并且能將讀得的電容上的電壓值轉(zhuǎn)換為邏輯“0”或者邏輯“1”。在讀出過程中，選中行上所有基本存儲電路中的電容都受到了影響，為了在讀出信息之后，仍能保持原有的信息，刷新放大器在讀取這些電容上的電壓值之后又立即進行重寫。 在寫操作時，行選擇信號使T管處于導通狀態(tài)，如果列選擇信號也為“1”，則此基本存儲電路被選中，于是由數(shù)據(jù)輸入／輸出線送來的信息通過刷新放大器和T管送到電容C。 另外還有一種4管動態(tài)RAM基本存儲電路，用的管子多，芯片的集成度較低，但其外圍電路比較簡單，讀出過程就是刷新過程，不用為刷新另加外部邏輯電路。上述單管動態(tài)RAM將結(jié)構(gòu)簡化到了最低程度，因而集成度高，但要求的讀寫外圍電路較復雜一些，適用于大容量存儲器。 （2）動態(tài)RAM的刷新 動態(tài)RAM是利用電容C上充積的電荷來存儲信息的。當電容C有電荷時，為邏輯“1”，沒有電荷時，為邏輯“0”。但由于任何電容都存在漏電，因此，當電容C存有電荷時，過一段時間由于電容的放電過程導致電荷流失，信息也就丟失。因此，需要周期性地對電容進行充電，以補充泄漏的電荷，通常把這種補充電荷的過程叫刷新或再生。隨著器件工作溫度的增高，放電速度會變快，刷新時間間隔一般要求在1～100ms，工作溫度為70℃時，典型的刷新時間間隔為2ms，因此2ms內(nèi)必須對存儲的信息刷新一遍。盡管對各個基本存儲電路在讀出或?qū)懭霑r都進行了刷新，但對存儲器中各單元的訪問具有隨機性，無法保證一個存儲器中的每一個存儲單元都能在2ms內(nèi)進行一次刷新，所以需要系統(tǒng)地對存儲器進行定時刷新。 對整個存儲器系統(tǒng)來說，各存儲器芯片可以同時刷新。對每塊DRAM芯片來說，則是按行刷新，每次刷新一行，所需時間為一個刷新周期。如果某存儲器有若干塊DRAM芯片，其中容量最大的一種芯片的行數(shù)為128，則在2ms之中至少應安排128個刷新周期。 在存儲器刷新周期中，將一個刷新地址計數(shù)器提供的行地址發(fā)送給存儲器，然后執(zhí)行一次讀操作，便可完成對選中行的各基本存儲電路的刷新。每刷新一行，計數(shù)器加l，所以它可以順序提供所有的行地址。因為每一行中各個基本存儲電路的刷新是同時進行的，故不需要列地址，此時芯片內(nèi)各基本存儲電路的數(shù)據(jù)線為高阻狀態(tài)，與外部數(shù)據(jù)總線完全隔離，所以，盡管刷新進行的是讀操作，但讀出數(shù)據(jù)不會送到數(shù)據(jù)總線上。 2.Inte12164A動態(tài)RAM芯片 Intel 2164A芯片的存儲容量為64Kxl位，采用單管動態(tài)基本存儲電路，每個單元只有一位數(shù)據(jù)，其內(nèi)部結(jié)構(gòu)如圖6.9所示。2164A芯片的存儲體本應構(gòu)成一個256×256的存儲矩陣，為提高工作速度（需減少行列線上的分布電容），將存儲矩陣分為四個128×128矩陣，每個128×128矩陣配有128個讀出放大器，各有一套I／O控制（讀／寫控制）電路。

編輯推薦

《高等學校?電子信息類規(guī)劃教材:微型計算機原理及應用》結(jié)合大量實例，全面、系統(tǒng)和深入地介紹了微型計算機的工作原理、匯編語言程序設(shè)計以及常用可編程接口芯片的工作原理與應用技術(shù)。

圖書封面

評論、評分、閱讀與下載

---

---