數(shù)字邏輯設(shè)計(jì)學(xué)習(xí)指導(dǎo)與題解

內(nèi)容概要

數(shù)字邏輯設(shè)計(jì)學(xué)習(xí)指導(dǎo)與題解，ISBN：9787564710415，作者：曾潔

書籍目錄

第一章數(shù)制與碼制 1.1學(xué)習(xí)要點(diǎn) 1.1.1數(shù)制 1.1.2N進(jìn)制無(wú)符號(hào)數(shù)的運(yùn)算 1.1.3帶符號(hào)數(shù)的表示 1.1.4二進(jìn)制補(bǔ)碼的加法和減法 1.1.5編碼 1.2例題解析 1.3自測(cè)自評(píng) 1.3.1自測(cè)題 1.3.2自測(cè)題答案 第二章邏輯代數(shù)基礎(chǔ) 2.1學(xué)習(xí)要點(diǎn) 2.1.1幾個(gè)概念 2.1.2邏輯代數(shù)中的運(yùn)算 2.1.3邏輯代數(shù)中的公式 2.1.4邏輯代數(shù)的基本規(guī)則 2.1.5邏輯函數(shù)的表示方法 2.1.6邏輯函數(shù)的表達(dá)式 2.1.7邏輯函數(shù)的化簡(jiǎn) 2.2例題解析 2.3自測(cè)自評(píng) 2.3.1自測(cè)題 2.3.2自測(cè)題答案 第三章門電路 3.1學(xué)習(xí)要點(diǎn) 3.1.1邏輯信號(hào) 3.1.2邏輯電路 3.1.3邏輯系列 3.1.4CMOS門電路的電路結(jié)構(gòu) 3.1.5同相輸出門 3.1.6CMOS傳輸門 3.1.7CMOS門的其他輸入／輸出結(jié)構(gòu) 3.1.8CMOS穩(wěn)態(tài)電氣特性 3.1.9CMOS電路未用輸入端的處理 3.1.10CMOS的動(dòng)態(tài)特性 3.1.11扇入 3.2例題解析 3.3自測(cè)自評(píng) 3.3.1自測(cè)題 3.3.2自測(cè)題答案 第四章組合邏輯電路 4.1學(xué)習(xí)要點(diǎn) 4.1.1組合邏輯電路 4.1.2組合電路的分析方法 4.1.3組合邏輯電路的設(shè)計(jì)（綜合）方法 4.1.4中規(guī)模集成（MSI）組合邏輯電路的功能及應(yīng)用 4.1.5冒險(xiǎn) 4.1.6基于中小規(guī)模集成電路的組合邏輯電路的分析和設(shè)計(jì) 4.2例題解析 4.3自測(cè)自評(píng) 4.3.1自測(cè)題 4.3.2自測(cè)題答案 第五章觸發(fā)器 5.1學(xué)習(xí)要點(diǎn) 5.1.1簡(jiǎn)介 5.1.2鎖存器 5.1.3觸發(fā)器 5.1.4不同類型觸發(fā)器的相互轉(zhuǎn)換 5.1.5集成觸發(fā)器 5.2例題解析 5.3自測(cè)自評(píng) 5.3.1自測(cè)題 5.3.2自測(cè)題答案 第六章時(shí)序邏輯電路 6.1學(xué)習(xí)要點(diǎn) 6.1.1時(shí)鐘同步時(shí)序電路概述 6.1.2基于觸發(fā)器的時(shí)鐘同步時(shí)序電路的分析 6.1.3基于觸發(fā)器的時(shí)鐘同步時(shí)序電路的設(shè)計(jì) 6.1.4常見(jiàn)的中規(guī)模時(shí)序邏輯電路及其應(yīng)用 6.2例題解析 6.3自測(cè)自評(píng) 6.3.1自測(cè)題 6.3.2自測(cè)題答案 第七章存儲(chǔ)器 7.1學(xué)習(xí)要點(diǎn) 7.1.1存儲(chǔ)器簡(jiǎn)介 7.1.2只讀存儲(chǔ)器（ROM） 7.1.3隨機(jī)存取存儲(chǔ)器（RAM） 7.1.4RAM（ROM）容量的擴(kuò)展 7.2例題解析 7.3自測(cè)自評(píng) 7.3.1自測(cè)題 7.3.2自測(cè)題答案 第八章數(shù)—模轉(zhuǎn)換和?！獢?shù)轉(zhuǎn)換 8.1學(xué)習(xí)要點(diǎn) 8.1.1數(shù)—模轉(zhuǎn)換和模—數(shù)轉(zhuǎn)換 8.1.2數(shù)字—模擬轉(zhuǎn)換器（DAC） 8.1.3模擬—數(shù)字轉(zhuǎn)換器（ADC） 8.2例題解析 8.3自測(cè)自評(píng) 8.3.1自測(cè)題 8.3.2自測(cè)題答案 附錄參考試題 參考文獻(xiàn)

章節(jié)摘錄

版權(quán)頁(yè)：   插圖：    分析：可將電路分為幾個(gè)部分，如圖3—12所示。然后依次寫出各部分的邏輯表達(dá)式。 例11：含有三態(tài)門的電路如圖3—13所示。已知輸入信號(hào)的波形，畫出輸出端V的波形。 分析：三態(tài)門的輸出有三種狀態(tài)：高電平、低電平和高阻態(tài)。電路的輸出是否為高阻態(tài)由使能端所加的信號(hào)決定。使能端可以是高電平有效，也可以是低電平有效。在使能端有效時(shí)，輸出的值由輸入值決定。本例中的三態(tài)門使能端為低電平有效，在使能端有效時(shí)，輸出的值等于輸入值。 解：輸出端Y的波形如圖3—14所示。 例12：設(shè)計(jì)一個(gè)功能如圖3—15所示的CMOS電路。（提示：只需要6個(gè)晶體管。） 分析：根據(jù)CMOS門電路的構(gòu)成規(guī)律，每個(gè)輸入接到一對(duì)NMOS管和PMOS管的柵極，B、c對(duì)應(yīng)的NMOS管并聯(lián)后再和A對(duì)應(yīng)的NMOS管串聯(lián)，PMOS管的連接和NMOS管的相對(duì)偶。NMOS管在輸出2和地之間，PMOS管在輸出Z和電源之間。

編輯推薦

《數(shù)字邏輯設(shè)計(jì)學(xué)習(xí)指導(dǎo)與題解》最后列出了部分電子科技大學(xué)《數(shù)字邏輯設(shè)計(jì)及應(yīng)用》課程的期末考試題以及全國(guó)研究生入學(xué)考試電子科技大學(xué)信號(hào)與信息處理（信息獲取與探測(cè)）專業(yè)課程中的數(shù)字電路部分試題。

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

---