數(shù)字邏輯設計學習指導與題解

內容概要

數(shù)字邏輯設計學習指導與題解，ISBN：9787564710415，作者：曾潔

書籍目錄

第一章數(shù)制與碼制 1.1學習要點 1.1.1數(shù)制 1.1.2N進制無符號數(shù)的運算 1.1.3帶符號數(shù)的表示 1.1.4二進制補碼的加法和減法 1.1.5編碼 1.2例題解析 1.3自測自評 1.3.1自測題 1.3.2自測題答案 第二章邏輯代數(shù)基礎 2.1學習要點 2.1.1幾個概念 2.1.2邏輯代數(shù)中的運算 2.1.3邏輯代數(shù)中的公式 2.1.4邏輯代數(shù)的基本規(guī)則 2.1.5邏輯函數(shù)的表示方法 2.1.6邏輯函數(shù)的表達式 2.1.7邏輯函數(shù)的化簡 2.2例題解析 2.3自測自評 2.3.1自測題 2.3.2自測題答案 第三章門電路 3.1學習要點 3.1.1邏輯信號 3.1.2邏輯電路 3.1.3邏輯系列 3.1.4CMOS門電路的電路結構 3.1.5同相輸出門 3.1.6CMOS傳輸門 3.1.7CMOS門的其他輸入／輸出結構 3.1.8CMOS穩(wěn)態(tài)電氣特性 3.1.9CMOS電路未用輸入端的處理 3.1.10CMOS的動態(tài)特性 3.1.11扇入 3.2例題解析 3.3自測自評 3.3.1自測題 3.3.2自測題答案 第四章組合邏輯電路 4.1學習要點 4.1.1組合邏輯電路 4.1.2組合電路的分析方法 4.1.3組合邏輯電路的設計（綜合）方法 4.1.4中規(guī)模集成（MSI）組合邏輯電路的功能及應用 4.1.5冒險 4.1.6基于中小規(guī)模集成電路的組合邏輯電路的分析和設計 4.2例題解析 4.3自測自評 4.3.1自測題 4.3.2自測題答案 第五章觸發(fā)器 5.1學習要點 5.1.1簡介 5.1.2鎖存器 5.1.3觸發(fā)器 5.1.4不同類型觸發(fā)器的相互轉換 5.1.5集成觸發(fā)器 5.2例題解析 5.3自測自評 5.3.1自測題 5.3.2自測題答案 第六章時序邏輯電路 6.1學習要點 6.1.1時鐘同步時序電路概述 6.1.2基于觸發(fā)器的時鐘同步時序電路的分析 6.1.3基于觸發(fā)器的時鐘同步時序電路的設計 6.1.4常見的中規(guī)模時序邏輯電路及其應用 6.2例題解析 6.3自測自評 6.3.1自測題 6.3.2自測題答案 第七章存儲器 7.1學習要點 7.1.1存儲器簡介 7.1.2只讀存儲器（ROM） 7.1.3隨機存取存儲器（RAM） 7.1.4RAM（ROM）容量的擴展 7.2例題解析 7.3自測自評 7.3.1自測題 7.3.2自測題答案 第八章數(shù)—模轉換和?！獢?shù)轉換 8.1學習要點 8.1.1數(shù)—模轉換和?！獢?shù)轉換 8.1.2數(shù)字—模擬轉換器（DAC） 8.1.3模擬—數(shù)字轉換器（ADC） 8.2例題解析 8.3自測自評 8.3.1自測題 8.3.2自測題答案 附錄參考試題 參考文獻

章節(jié)摘錄

版權頁：   插圖：    分析：可將電路分為幾個部分，如圖3—12所示。然后依次寫出各部分的邏輯表達式。 例11：含有三態(tài)門的電路如圖3—13所示。已知輸入信號的波形，畫出輸出端V的波形。 分析：三態(tài)門的輸出有三種狀態(tài)：高電平、低電平和高阻態(tài)。電路的輸出是否為高阻態(tài)由使能端所加的信號決定。使能端可以是高電平有效，也可以是低電平有效。在使能端有效時，輸出的值由輸入值決定。本例中的三態(tài)門使能端為低電平有效，在使能端有效時，輸出的值等于輸入值。 解：輸出端Y的波形如圖3—14所示。 例12：設計一個功能如圖3—15所示的CMOS電路。（提示：只需要6個晶體管。） 分析：根據(jù)CMOS門電路的構成規(guī)律，每個輸入接到一對NMOS管和PMOS管的柵極，B、c對應的NMOS管并聯(lián)后再和A對應的NMOS管串聯(lián)，PMOS管的連接和NMOS管的相對偶。NMOS管在輸出2和地之間，PMOS管在輸出Z和電源之間。

編輯推薦

《數(shù)字邏輯設計學習指導與題解》最后列出了部分電子科技大學《數(shù)字邏輯設計及應用》課程的期末考試題以及全國研究生入學考試電子科技大學信號與信息處理（信息獲取與探測）專業(yè)課程中的數(shù)字電路部分試題。

圖書封面

評論、評分、閱讀與下載

---

---