數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)教程

內(nèi)容概要

李桂林主編的《數(shù)字系統(tǒng)設(shè)計(jì)綜合實(shí)驗(yàn)教程》內(nèi)容包括緒論，實(shí)驗(yàn)內(nèi)容、實(shí)驗(yàn)常見問題及解答、實(shí)驗(yàn)軟件開發(fā)系統(tǒng)(Max+plusII和QuanusⅡ)、實(shí)驗(yàn)硬件開發(fā)系統(tǒng)(Aqulla-M250)使用介紹等。在實(shí)驗(yàn)內(nèi)容安排上，按照實(shí)驗(yàn)的難易度及不同的訓(xùn)練目標(biāo)，將其分成基礎(chǔ)實(shí)驗(yàn)、綜合設(shè)計(jì)實(shí)驗(yàn)、課程設(shè)計(jì)實(shí)驗(yàn)三個(gè)層次，共27個(gè)實(shí)驗(yàn)，內(nèi)容由易到難，由淺人深。每部分內(nèi)容都按實(shí)驗(yàn)?zāi)康?，?shí)驗(yàn)原理、實(shí)驗(yàn)內(nèi)容及?驟、設(shè)計(jì)示例、實(shí)驗(yàn)報(bào)告要求、實(shí)驗(yàn)思考題的順序編撰。在前兩類實(shí)驗(yàn)的設(shè)計(jì)示例里，提供詳細(xì)的參考設(shè)計(jì)原理圖、VerinlogHDL程序及仿真波形圖；在課課程設(shè)計(jì)實(shí)驗(yàn)里提供設(shè)計(jì)思路和原理圖，以培養(yǎng)學(xué)生的獨(dú)立思考能力和充分發(fā)揮學(xué)生的創(chuàng)造性。實(shí)驗(yàn)常見問題及解答是基于軟件Max+plusII和QuanusⅡ以及硬件編程語言Verilog
HDL、實(shí)驗(yàn)箱的使用而總結(jié)歸納出米的。
《數(shù)字系統(tǒng)設(shè)計(jì)綜合實(shí)驗(yàn)教程》中的實(shí)驗(yàn)是編者經(jīng)過反復(fù)的實(shí)驗(yàn)及實(shí)踐積累提煉而成，可作為高等學(xué)校電類與非電類學(xué)生的實(shí)驗(yàn)教材，也可作為廣大電子設(shè)計(jì)愛好者及工程技術(shù)人員的參考資料。

書籍目錄

1 緒論
1.1 引言
1.2 EDA技術(shù)簡介
1.3 數(shù)字系統(tǒng)設(shè)計(jì)綜述
1.3.1 數(shù)字系統(tǒng)的基本概念
1.3.2 數(shù)字系統(tǒng)的設(shè)計(jì)方法
1.3.3 數(shù)字系統(tǒng)的實(shí)現(xiàn)方式
1.4 硬件描述語言簡介
1.5 FPGA／CPLD綜述
1.5.1 FPGA／CPLD簡介
1.5.2 基于FPGA／CPLD的數(shù)字系統(tǒng)開發(fā)流程
1.5.3 FPGA／CPLD主要廠商及產(chǎn)品
1.5.4 FPGA／CPLD的EDA開發(fā)工具
1.6 數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)說明
1.6.1 實(shí)驗(yàn)規(guī)則
1.6.2 實(shí)驗(yàn)報(bào)告的撰寫
2 基礎(chǔ)實(shí)驗(yàn)
2.1 基本組合邏輯電路設(shè)計(jì)實(shí)驗(yàn)
實(shí)驗(yàn)1 加法器設(shè)計(jì)
實(shí)驗(yàn)2 編碼器設(shè)計(jì)
實(shí)驗(yàn)3 譯碼器設(shè)計(jì)
實(shí)驗(yàn)4 數(shù)據(jù)選擇器設(shè)計(jì)
實(shí)驗(yàn)5 數(shù)值比較器設(shè)計(jì)
實(shí)驗(yàn)6 三態(tài)門設(shè)計(jì)
2.2 基本時(shí)序邏輯電路設(shè)計(jì)實(shí)驗(yàn)
實(shí)驗(yàn)7 觸發(fā)器設(shè)計(jì)
實(shí)驗(yàn)8 寄存器和鎖存器設(shè)計(jì)
實(shí)驗(yàn)9 移位寄存器設(shè)計(jì)
實(shí)驗(yàn)10 計(jì)數(shù)器設(shè)計(jì)
2.3 基本設(shè)計(jì)方法訓(xùn)練實(shí)驗(yàn)
實(shí)驗(yàn)11 阻塞與非阻塞語句區(qū)別驗(yàn)證
實(shí)驗(yàn)12 有?狀態(tài)機(jī)設(shè)計(jì)
3 綜合設(shè)計(jì)實(shí)驗(yàn)
實(shí)驗(yàn)1 累加器設(shè)計(jì)
實(shí)驗(yàn)2 數(shù)碼管掃描顯示電路設(shè)計(jì)
實(shí)驗(yàn)3 數(shù)字頻率計(jì)設(shè)計(jì)
實(shí)驗(yàn)4 步進(jìn)電機(jī)控制電路設(shè)計(jì)
實(shí)驗(yàn)5 交通燈控制器設(shè)計(jì)
實(shí)驗(yàn)6 電子數(shù)字鐘設(shè)計(jì)
實(shí)驗(yàn)7 汽車尾燈控制電路設(shè)計(jì)
實(shí)驗(yàn)8 按鍵消抖設(shè)計(jì)
實(shí)驗(yàn)9 可編程單次?沖發(fā)生器設(shè)計(jì)
實(shí)驗(yàn)10 趣味實(shí)驗(yàn)——蛇形電路設(shè)計(jì)
4 課程設(shè)計(jì)實(shí)驗(yàn)
實(shí)驗(yàn)1 數(shù)字密碼鎖設(shè)計(jì)
實(shí)驗(yàn)2 簡易計(jì)算器設(shè)計(jì)
實(shí)驗(yàn)3 波形發(fā)生器設(shè)計(jì)
實(shí)驗(yàn)4 數(shù)據(jù)采集與監(jiān)測系統(tǒng)設(shè)計(jì)
實(shí)驗(yàn)5 簡易CPU設(shè)計(jì)
5 實(shí)驗(yàn)常見問題及解答
6 實(shí)驗(yàn)軟件開發(fā)系統(tǒng)
6.1 Max+plusll開發(fā)系統(tǒng)
6.1.1 Max+plusll簡介
6.1.2 Max+plusll工作環(huán)境介紹
6.1.3 Max+plusll設(shè)計(jì)入門
6.1.4 Max+plusll設(shè)計(jì)提高
6.2 Quartusll開發(fā)系統(tǒng)介紹
6.2.1 Quartusll簡介
6.2.2 Quartusll工作環(huán)境介紹
6.2.3 Quartusll設(shè)計(jì)入門
6.2.4 Quartusll基于宏功能模塊的設(shè)計(jì)
7 實(shí)驗(yàn)硬件開發(fā)系統(tǒng)
7.1 FLEX10K FPGA實(shí)驗(yàn)系?
7.1.1 實(shí)驗(yàn)箱外觀
7.1.2 部件及使用說明
7.1.3 實(shí)驗(yàn)設(shè)備的連接及開發(fā)過程
7.1.4 實(shí)驗(yàn)箱的功能測試
7.1.5 FLEX10K FPGA系列器件簡介
7.2 Aquila—M250型FPGA實(shí)驗(yàn)系統(tǒng)
7.2.1 實(shí)驗(yàn)箱外觀
7.2.2 部件及使用說明
參考文獻(xiàn)

編輯推薦

　　李桂林主編的這本《數(shù)字系統(tǒng)設(shè)計(jì)綜合實(shí)驗(yàn)教程》是與教材《數(shù)字系統(tǒng)設(shè)計(jì)》相配套的試驗(yàn)教材。全書共計(jì)7章，內(nèi)容包括：緒論、基礎(chǔ)實(shí)驗(yàn)、綜合設(shè)計(jì)實(shí)驗(yàn)、課程設(shè)計(jì)實(shí)驗(yàn)、實(shí)驗(yàn)常見問題及解答、實(shí)驗(yàn)軟件開發(fā)系統(tǒng)、實(shí)驗(yàn)硬件開發(fā)系統(tǒng)。其中，基礎(chǔ)實(shí)驗(yàn)、綜合設(shè)計(jì)實(shí)驗(yàn)、課程設(shè)計(jì)實(shí)驗(yàn)共27個(gè)，它們由易到難，由淺入深，構(gòu)成了3個(gè)不同層次的實(shí)驗(yàn)體系，呈現(xiàn)了實(shí)驗(yàn)的難易度及不同的訓(xùn)練目標(biāo)。實(shí)驗(yàn)常見問題及解答是基于軟件Max+plusII、QuartusII和硬件編程語言Verilog HDL以及實(shí)驗(yàn)箱的使用而總結(jié)歸納出來的。實(shí)驗(yàn)軟件系統(tǒng)詳細(xì)地，介紹了當(dāng)前流行的兩種開發(fā)軟件Max+plusII和QuartusII，以具體的例子介紹了入門設(shè)計(jì)及設(shè)計(jì)提高。實(shí)驗(yàn)硬件系統(tǒng)介紹了目前較為流行的Aquila-M250型FPGA實(shí)驗(yàn)箱和FPGA10K開發(fā)箱。

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)教程 PDF格式下載

---