數(shù)字電路

前言

　　本書根據(jù)作者多年教學(xué)經(jīng)驗編寫而成?！　‰m然現(xiàn)代電子器件花樣繁多，但其基礎(chǔ)還是傳統(tǒng)的數(shù)字電路的內(nèi)容。本書主要講述傳統(tǒng)數(shù)字電路的內(nèi)容，對部分現(xiàn)代可編程器件只作了簡單的介紹。只有打牢基礎(chǔ)，才可能在實踐中比較容易地學(xué)習(xí)、掌握新器件的使用方法，從而在求職、開發(fā)新產(chǎn)品等競爭中立于不敗之地。　　基于絕大多數(shù)半導(dǎo)體生產(chǎn)廠商發(fā)布的數(shù)據(jù)手冊，可編程器件的開發(fā)工具，數(shù)字系統(tǒng)的軟件模擬工具等都采用了ANSI／IEEEStd91a-1991符號系統(tǒng)中的第二套，即特定符號系統(tǒng)。本著教學(xué)與實踐相結(jié)合的原則，本書采用了ANSI／IEEEStc191a-1991符號系統(tǒng)中的特定符號系統(tǒng)，相信這會使讀者獲益匪淺?！　〗Y(jié)合現(xiàn)代學(xué)生的特點及工程技術(shù)人員的需要，本書編寫力求詳細，同時例題、習(xí)題也比較豐富，以便于讀者自學(xué)。書中帶“*”內(nèi)容為選學(xué)內(nèi)容。

內(nèi)容概要

　　《數(shù)字電路：分析與設(shè)計（最新版）》著重介紹數(shù)字電路的基礎(chǔ)知識，講解詳細，邏輯分析與邏輯設(shè)計部分更為突出。根據(jù)教學(xué)與實踐相結(jié)合的原則，《數(shù)字電路：分析與設(shè)計（最新版）》采用了業(yè)界習(xí)慣使用的ANSI/IEEE Std 91a-1991符號系統(tǒng)中的第二套，即特定符號系統(tǒng)?！　∪珪卜?0章：數(shù)制與編碼，邏輯代數(shù)基礎(chǔ)，邏輯門電路，組合電路，觸發(fā)器，常用時序電路，時序電路的分析與設(shè)計，脈沖的產(chǎn)生與整形，數(shù)模、模數(shù)轉(zhuǎn)換器，存儲器及可編程器件概述等?！　　稊?shù)字電路：分析與設(shè)計（最新版）》為高等院校電子信息類專業(yè)教材，也可用作其他相關(guān)專業(yè)的參考書，還可供工程技術(shù)人員參考使用。

書籍目錄

第1章 數(shù)制與編碼1.1 數(shù)制1.2 數(shù)制轉(zhuǎn)換1.2.1 二、八、十六進制到十進制的轉(zhuǎn)換1.2.2 二、八、十六進制之間的轉(zhuǎn)換1.2.3 十進制到二、八、十六進制的轉(zhuǎn)換1.3 二進制符號數(shù)的表示方法1.3.1 原碼表示法1.3.2 反碼表示法1.3.3 補碼表示法1.3.4 符號數(shù)小結(jié)1.4 二-十進制編碼（BCD碼）1.5 格雷（Gray）碼1.6 ASCII符1.7 檢錯碼和糾錯碼1.7.1 檢錯碼1.7.2 糾錯碼本章小結(jié)習(xí)題第2章 邏輯代數(shù)基礎(chǔ)2.1 概述2.1.1 事物的二值性2.1.2 布爾代數(shù)2.2 邏輯變量和邏輯函數(shù)2.2.1 基本的邏輯運算和邏輯變量2.2.2 邏輯函數(shù)2.2.3 邏輯函數(shù)與邏輯電路的關(guān)系2.3 邏輯代數(shù)的基本運算規(guī)律2.3.1 邏輯代數(shù)的基本定律2.3.2 三個重要規(guī)則2.3.3 邏輯代數(shù)的基本定理2.3.4 復(fù)合邏輯運算和復(fù)合邏輯門2.4 邏輯函數(shù)的兩種標準形式2.4.1 最小項和最大項2.4.2 標準表達式和真值表2.5 邏輯函數(shù)的代數(shù)化簡法2.5.1 化簡邏輯函數(shù)的意義及化簡方法2.5.2 代數(shù)化簡法2.6 邏輯函數(shù)的卡諾圖化簡法2.6.1 卡諾圖（K圖）2.6.2 最小項的合并規(guī)律2.6.3 用卡諾圖化簡邏輯函數(shù)2.6.4 多輸出邏輯函數(shù)的卡諾圖化簡法2.7 非完全描述邏輯函數(shù)2.7.1 非完全描述邏輯函數(shù)2.7.2 利用無關(guān)項化簡非完全描述邏輯函數(shù)2.8 邏輯函數(shù)的描述2.8.1 邏輯函數(shù)的描述方法2.8.2 邏輯函數(shù)描述方法之間的轉(zhuǎn)換本章小結(jié)習(xí)題第3章 邏輯門電路3.1 概述3.2 晶體管的開關(guān)作用3.2.1 二極管的開關(guān)作用3.2.2 三極管的開關(guān)特性3.3 基本邏輯門電路3.4 TTL集成門電路3.4.1 TTL與非門的基本原理3.4.2 TTL與非門的特性及參數(shù)3.5 其他類型的TTL“與非”門電路3.5.1 集電極開路“與非”門（OC門）3.5.2 三態(tài)輸出“與非”門（TS門）3.6 MOS門電路3.6.1 CMOS反相器3.6.2 其他邏輯功能的CMOS門電路3.6.3 CMOS門電路的特點及使用3.7 TTL與CMOS電路的級聯(lián)3.7.1 由TTL驅(qū)動CMOS3.7.2 由CMOS驅(qū)動TTL本章小結(jié)習(xí)題第4章 組合邏輯電路4.1 概述4.2 常用數(shù)字集成組合邏輯電路4.2.1 編碼器4.2.2 譯碼器4.2.3 加法器4.2.4 數(shù)值比較器4.2.5 數(shù)據(jù)選擇器和數(shù)據(jù)分配器4.3 組合電路邏輯分析4.4 組合電路邏輯設(shè)計4.4.1 用小規(guī)模集成電路（SSI）實現(xiàn)邏輯函數(shù)4.4.2 用中規(guī)模集成電路（MSI）實現(xiàn)邏輯函數(shù)4.4.3 一般設(shè)計步驟和設(shè)計舉例4.5 組合邏輯電路中的競爭與冒險現(xiàn)象4.5.1 競爭與冒險現(xiàn)象及其成因4.5.2 冒險現(xiàn)象的類型及識別4.5.3 冒險現(xiàn)象的排除本章小結(jié)習(xí)題第5章 觸發(fā)器5.1 基本R-S鎖存器（R-SLatch）5.1.1 電路結(jié)構(gòu)5.1.2 功能分析5.1.3 功能描述5.1.4 集成基本R-S鎖存器5.1.5 防抖動開關(guān)5.1.6 基本R-S鎖存器存在的問題5.2 門控R-S鎖存器（GatedR-SLatch）5.2.1 電路結(jié)構(gòu)5.2.2 功能分析5.2.3 功能描述5.2.4 門控R-S鎖存器的特點5.3 D鎖存器（DLatch）5.3.1 電路結(jié)構(gòu)5.3.2 功能分析5.3.3 D鎖存器功能描述5.3.4 集成D鎖存器5.4 主從式R-S觸發(fā)器（Master-SlaveR-SFlip-Flop）5.4.1 電路結(jié)構(gòu)5.4.2 功能分析5.4.3 功能描述5.5 TTL主從式JK觸發(fā)器（Master-SlaveJKFlip-Flop）5.5.1 電路結(jié)構(gòu)5.5.2 功能分析5.5.3 功能描述5.6 TTL維持阻塞式D觸發(fā)器5.6.1 電路結(jié)構(gòu)5.6.2 功能分析5.6.3 功能描述5.6.4 集成維持阻塞式D觸發(fā)器5.7 CMOS鎖存器與觸發(fā)器5.7.1 CMOS鎖存器5.7.2 CMOS觸發(fā)器5.8 T觸發(fā)器和T’觸發(fā)器5.8.1 T觸發(fā)器5.8.2 T’觸發(fā)器5.9 觸發(fā)器的功能轉(zhuǎn)換5.9.1 狀態(tài)方程法5.9.2 驅(qū)動表法5.10 觸發(fā)器的動態(tài)參數(shù)本章小結(jié)習(xí)題第6章 常用時序電路組件6.1 寄存器（Register）6.1.1 鎖存器組成的寄存器6.1.2 觸發(fā)器組成的寄存器6.2 異步計數(shù)器（Asynchronous Counter）6.2.1 異步二進制加法計數(shù)器（Asynchronous Binary Up Counter）6.2.2 脈沖反饋復(fù)位（置位）式任意模M異步加法計數(shù)器6.2.3 異步二進制減法計數(shù)器6.2.4 可逆異步二進制計數(shù)器6.2.5 n位異步二進制計數(shù)器小結(jié)6.3 同步二進制計數(shù)器（Synchronons Binary Counter）……第7章 時序邏輯電路第8章 脈沖信號的產(chǎn)生和整形第9章 數(shù)－模、模－數(shù)變換器第10章 存儲器及可編程器件概述附錄 基本邏輯單元符號對照表參考文獻

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    數(shù)字電路 PDF格式下載

---