新編數(shù)字邏輯電路

內容概要

本書是按照最新的數(shù)字電路設計技術編寫的，書中把傳統(tǒng)的以卡諾圖為邏輯化簡手段和相應的設計技術等方面內容全部刪除，而以硬件描述語言（HDL）的設計技術代之。書中列舉了大量的基于HDL的門電路、觸發(fā)器、組合邏輯電路、時序邏輯電路、存儲器和數(shù)字系統(tǒng)設計的實例，供讀者參考。每個設計實例都經(jīng)過了電子設計自動化（EDA）軟件的編譯和仿真，確保無誤。    全書共10章，包括數(shù)制與編碼、邏輯代數(shù)、門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、脈沖單元電路、數(shù)模和模數(shù)轉換、程序邏輯電路及可編程邏輯器件，每章后均附有思考題和習題。    本書圖文并茂、通俗易懂，并配有電化教學課件、習題與實驗輔導教材，可作為高等院校工科電子類、通信信息類、自動化類專業(yè)的技術基礎課教材，也可供相關工程技術人員參考閱讀。

書籍目錄

第1章 數(shù)制與編碼  1.1 概述    1.1.1 模擬電子技術和數(shù)字電子技術    1.1.2 脈沖信號和數(shù)字信號    1.1.3 數(shù)字電路的特點  1.2 數(shù)制與編碼    1.2.1 數(shù)制    1.2.2 數(shù)制之問的轉換  1.3 編碼    1.3.1 二十進制編碼    1.3.2 字符編碼  本章小結  思考題和習題第2章 邏輯代數(shù)和硬件描述語言基礎  2.1 邏輯代數(shù)基本概念    2.1.1 邏輯常量和邏輯變量    2.1.2 基本邏輯和復合邏輯    2.1.3 邏輯函數(shù)的表示方法    2.1.4 邏輯函數(shù)的相等  2.2 邏輯代數(shù)的運算法則    2.2.1 邏輯代數(shù)的基本公式    2.2.2 邏輯代數(shù)的基本定理    2.2.3 邏輯代數(shù)的常用公式    2.2.4 異或運算公式  2.3 邏輯函數(shù)的表達式    2.3.1 邏輯函數(shù)的常用表達式    2.3.2 邏輯函數(shù)的標準表達式    2.3.3 約束及其表示方法  2.4 邏輯函數(shù)的公式簡化法    2.4.1 邏輯函數(shù)簡化的意義    2.4.2 邏輯函數(shù)的公式簡化法  2.5 Verilog HDL基礎    2.5.1 Verilog HDL設計模塊的基本結構    2.5.2 Verilog HDL的詞法    2.5.3 Verilog HDL的語句    2.5.4 不同抽象級別的Verilog HDL模型  本章小結  思考題和習題第3章 門電路  3.1 概述    3.2 晶體二極管和三極管的開關特性    3.2.1 晶體二極管的開關特性    3.2.2 晶體三極管的開關特性  3.3 分立元件門    3.3.1 二極管與門    3.3.2 二極管或門    3.3.3 三極管非門    3.3.4 復合邏輯門    3.3.5 正邏輯和負邏輯  3.4 TTL集成門    3.4.1 TTL集成與非門    3.4.2 TTL與非門的外部特性    3.4.3 TTL與非門的主要參數(shù)    3.4.4 TTL與非門的改進電路    3.4.5 TTL其他類型的集成電路    3.4.6 TTL集成電路多余輸入端的處理    3.4.7 TTL電路的系列產(chǎn)品  3.5 其他類型的雙極型集成電路    3.5.1 發(fā)射極耦合邏輯電路    3.5.2 集成注入邏輯電路  3.6 MOS集成門    3.6.1 MOS管    3.6.2 MOS反相器    3.6.3 MOS門    3.6.4 CMOS門的外部特性  3.7 基于Verilog HDL的門電路設計    3.7.1 用assign語句建模方法實現(xiàn)門電路的描述    3.7.2 用門級元件例化建模方式來描述門電路  本章小結   思考題和習題第4章 組合邏輯電路第5章 觸發(fā)器第6章 時序邏輯電路第7章 脈沖單元電路第8章 數(shù)模和模數(shù)轉換第9章 程序邏輯電路第10章 可編程邏輯器件附錄A 國產(chǎn)半導體集成電路型號命名法參考文獻

圖書封面

評論、評分、閱讀與下載

---

    新編數(shù)字邏輯電路 PDF格式下載

---