數(shù)字電路與邏輯設計

內容概要

內容提要
本書是以郵電高等函授《數(shù)字電路與邏輯設計教學大綱》為依據(jù)，結合教學實踐，以及近幾年國內外
數(shù)字技術的發(fā)展情況編寫而成的。
全書分為八章，分別介紹了數(shù)字邏輯基礎、邏輯門電路、組合邏輯電路、集成觸發(fā)器、時序邏輯電路、
大規(guī)模集成電路、脈沖信號的產生與波形變換以及數(shù)模和模數(shù)轉換。
本書深入淺出地闡述了數(shù)字、邏輯電路的工作原理和分析、設計方法。重點講述了目前數(shù)字系統(tǒng)中常
用的中、大規(guī)模集成部件的工作原理和應用。每章中有學習要求，有較多的例題、思考題和習題，章末有
學習小結，以幫助鞏固所學內容。
本書是郵電高等函授（本科）的專用教材，也可作為工科院校通信類、計算機類、無線電類，自動化類
等專業(yè)數(shù)字電子技術課程的教材或教學參考書，還可作為從事數(shù)字電子技術的工程技術人員的參考用書。

書籍目錄

目 錄
前 言
第一章 數(shù)字邏輯基礎
學習要求
1.1數(shù)制
1.1.1二一十進制數(shù)
1.1.2不同數(shù)制之間的轉換
1.2編碼
1.2.1二一十進制編碼
1.2.2循環(huán)碼
1.2.3檢錯碼
1.3邏輯代數(shù)
1.3.1基本邏輯運算
1.3.2邏輯函數(shù)及其描述方法
1.3.3邏輯代數(shù)基本定律
1.3.4邏輯代數(shù)中的三個重要規(guī)則
1.3.5異或函數(shù)和符合函數(shù)
1.4邏輯函數(shù)表達式的形式
1.4.1邏輯函數(shù)表達式的一般形式
1.4.2邏輯函數(shù)的標準形式
1.5邏輯函數(shù)的代數(shù)化簡法
1.5.1常用的化簡方法
1.5.2復雜函數(shù)的化簡
1.6邏輯函數(shù)的卡諾圖化簡法
1.6.1邏輯函數(shù)的卡諾圖表示法
1.6.2用卡諾圖化簡邏輯函數(shù)
小 結
習 題
第二章 邏輯門電路
學習要求
2.1晶體三極管反相器
2.1.1晶體二、三極管的開關特性
2.1.2三極管反相器的穩(wěn)態(tài)分析
2.1.3三極管反相器的瞬態(tài)分析
2.1.4三極管反相器的負載能力
2.2TTL邏輯門電路
2.2.1TTL與非門的工作原理
2.2.2TTL與非門的外特性
2.2.3TTL與非門的改進系列
2.2.4集電極開路與非門和三態(tài)邏輯門
2.3MOS邏輯門電路
2.3.1NMOS邏輯門電路
2.3.2CMOS邏輯門電路
小 結
思考題
習 題
第三章 組合邏輯電路
學習要求
3.1組合邏輯電路概述
3.1.1組合邏輯電路的基本概念
3.1.2正負邏輯的概念
3.1.3邏輯電路完備集的概念
3.2組合邏輯電路的分析
3.2.1組合邏輯電路的分析步驟
3.2.2組合邏輯電路分析舉例
3.3常用的組合邏輯部件
3.3.1編碼器
3.3.2譯碼器
3.3.3數(shù)據(jù)選擇器
3.3.4數(shù)值比較器
3.3.5算術運算電路
3.3.6奇偶校驗器/發(fā)生器
3.4組合邏輯電路的設計
3.4.1組合邏輯電路的設計方法
3.4.2用SSI設計組合邏輯電路
3.4.3用MSI設計組合邏輯電路
3.5組合邏輯電路中的競爭―冒險
3.5.1產生競爭―冒險的原因
3.5.2檢查競爭―冒險現(xiàn)象的方法
3.5.3消除競爭―冒險的方法
小 結
習 題
第四章 集成觸發(fā)器
學習要求
4.1基本觸發(fā)器
4.1.1與非門組成的基本RS觸發(fā)器
4.1.2或非門組成的基本RS觸發(fā)器
4.2同步觸發(fā)器
4.2.1同步RS觸發(fā)器
4.2.2同步D觸發(fā)器
4.2.3同步觸發(fā)器的觸發(fā)方式
4.3主從觸發(fā)器
4.3.1主從觸發(fā)器的工作方式
4.3.2主從JK觸發(fā)器
4.3.3由主從JK觸發(fā)器轉換成主從T′和T觸發(fā)器
4.4邊沿觸發(fā)器
4.4.1CMOS邊沿觸發(fā)器
4.4.2TTL邊沿觸發(fā)器
4.5鐘控觸發(fā)器的動態(tài)參數(shù)和動態(tài)特性要點
4.5.1鐘控觸發(fā)器的動態(tài)參數(shù)
4.5.2鐘控觸發(fā)器的動態(tài)特性要點
小 結
思考題
習 題
第五章 時序邏輯電路
學習要求
5.1時序電路的特性和分類
5.1.1時序電路特性
5.1.2時序電路分類
5.2時序電路的分析
5.2.1時序電路的一般分析方法
5.2.2時序電路的一般分析步驟
5.3計數(shù)器
5.3.1同步計數(shù)器
5.3.2異步計數(shù)器
5.4寄存器與移位寄存器
5.4.1寄存器
5.4.2移位寄存器（簡稱移存器）
5.5反饋式移存器
5.5.1移存型計數(shù)器
5.5.2最長線性序列發(fā)生器（m序列發(fā)生器）
5.6時序電路的設計方法
5.6.1同步時序電路的一般設計方法和步驟
5.6.2用SSI實現(xiàn)時序邏輯
5.6.3用MSI實現(xiàn)時序邏輯
小結
思考題
習 題
第六章 大規(guī)模集成電路
學習要求
6.1順序存取存儲器
6.1.1動態(tài)MOS存儲單元
6.1.2動態(tài)MOS移存單元
6.1.3動態(tài)MOS移存器和順序存取存儲器
6.2隨機存取存儲器
6.2.1RAM的結構
6.2.2RAM的存儲單元
6.2.36264型RAM簡介及其字擴展
6.3只讀存儲器
6.3.1固定ROM
6.3.2可編程ROM（PROM）和可改寫ROM（EPROM）
6.3.3用ROM實現(xiàn)組合邏輯函數(shù)
6.3.4EPROM集成片簡介及應用舉例
6.4可編程邏輯器件
6.4.1概述
6.4.2可編程邏輯陣列（PLA）
6.4.3可編程陣列邏輯（PAL）
6.4.4通用陣列邏輯（GAL）
小 結
思考題
習 題
第七章 脈沖信號的產生與波形變換
學習要求
7.1施密特觸發(fā)器
7.1.1TTL集成施密特觸發(fā)器
7.1.2CMOS集成施密特觸發(fā)器
7.1.3施密特觸發(fā)器應用舉例
7.2單穩(wěn)態(tài)觸發(fā)器
7.2.1TTL集成單穩(wěn)態(tài)觸發(fā)器
7.2.2CMOS集成單穩(wěn)態(tài)觸發(fā)器
7.2.3用施密特觸發(fā)器構成的單穩(wěn)電路
7.2.4單穩(wěn)態(tài)觸發(fā)器應用舉例
7.3多諧振蕩器
7.3.1CMOS反相器構成的多諧振蕩器
7.3.2石英晶體多諧振蕩器
7.3.3用集成施密特和單穩(wěn)態(tài)觸發(fā)器構成的多諧振蕩器
7.4集成定時器
7.4.1集成定時器的工作原理
7.4.2集成定時器的應用舉例
小 結
習 題
第八章 數(shù)模和模數(shù)轉換
學習要求
8.1數(shù)模轉換器
8.1.1數(shù)模轉換原理和電路組成
8.1.2權電阻網絡DAC
8.1.3倒T形電阻網絡DAC
8.1.4權電流網絡DAC
8.1.5DAC的主要技術參數(shù)
8.2模數(shù)轉換和模數(shù)轉換器
8.2.1模數(shù)轉換原理和步驟
8.2.2并聯(lián)比較型ADC
8.2.3逐次逼近型ADC
8.2.4雙積分型ADC
8.2.5ADC 的主要技術參數(shù)
小 結
思考題
習 題
參考文獻

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字電路與邏輯設計 PDF格式下載

---