數(shù)字邏輯

內(nèi)容概要

本書系統(tǒng)全面地介紹了數(shù)字邏輯技術(shù)的基礎(chǔ)理論、基本概念和基本方法，并有豐富的實(shí)例。全書共八章，包括數(shù)制與編碼、邏輯代數(shù)基礎(chǔ)、組合邏輯電路、同步時(shí)序電路、異步時(shí)序電路、可編程邏輯器件、現(xiàn)代數(shù)字電路與系統(tǒng)編程技術(shù)、ABEL語言與系統(tǒng)開發(fā)平臺(tái)等章節(jié)。    本書突出教材的實(shí)用性與先進(jìn)性，強(qiáng)調(diào)學(xué)生實(shí)踐應(yīng)用能力。本書可作為高等學(xué)校理工科各相關(guān)專業(yè)的本科生和大專生教材。

書籍目錄

第1章  數(shù)制與編碼  1.1  數(shù)制    1.1.1  自然數(shù)的表示方法    1.1.2  計(jì)算機(jī)常用數(shù)制    1.1.3  數(shù)制的轉(zhuǎn)換方法    1.1.4  二進(jìn)制運(yùn)算  1.2  編碼    1.2.1  二進(jìn)制編碼    1.2.2  二-十進(jìn)制編碼    1.2.3  檢錯(cuò)碼    1.2.4  字符代碼  本章小結(jié)  練習(xí)與思考第2章　布爾代數(shù)　2.1　邏輯變量和邏輯函數(shù) 　 2.1.1　邏輯變量和邏輯函數(shù)的概念 　 2.1.2　邏輯函數(shù)的表示方法　2.2　邏輯函數(shù)的基本運(yùn)算及對(duì)應(yīng)門電路 　 2.2.1　邏輯或運(yùn)算及或門 　 2.2.2　邏輯與運(yùn)算及與門 　 2.2.3　邏輯非運(yùn)算及非門  　2.2.4　其它常用邏輯運(yùn)算　2.3　布爾代數(shù)公式及三個(gè)規(guī)則  　2.3.1　布爾代數(shù)公式  　2.3.2　布爾代數(shù)三個(gè)規(guī)則　2.4　邏輯函數(shù)的證明　2.5　邏輯函數(shù)的化簡(jiǎn) 　 2.5.1　公式化簡(jiǎn)法 　 2.5.2　卡諾圖化簡(jiǎn)法  本章小結(jié)  練習(xí)與思考第3章　組合邏輯電路的分析與設(shè)計(jì)  3.1　組合邏輯電路的概念及分析    3.1.1　組合邏輯電路的基本概念    3.1.2　組合邏輯電路的分析    3.1.3　組合邏輯電路分析中應(yīng)該注意的問題  3.2　組合邏輯電路設(shè)計(jì)    3.2.1　電路設(shè)計(jì)及其步驟    3.2.2　邏輯函數(shù)的變換  3.3  組合邏輯電路設(shè)計(jì)中實(shí)際問題的考慮    3.3.1  包含無關(guān)最小項(xiàng)的邏輯化簡(jiǎn)    3.3.2　具有多個(gè)輸出的組合邏輯化簡(jiǎn)    3.3.3　無輸入反變量函數(shù)的化簡(jiǎn)  3.4　組合邏輯電路在計(jì)算機(jī)中的應(yīng)用    3.4.1　加法器    3.4.2　譯碼器    3.4.3　編碼器    3.4.4　數(shù)據(jù)選擇器    3.4.5　數(shù)據(jù)分配器    3.4.6　數(shù)值比較器  3.5　組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)    3.5.1　競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象    3.5.2　競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象的檢查方法    3.5.3　競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象的消除  本章小結(jié)  練習(xí)與思考第4章　同步時(shí)序邏輯電路的分析與設(shè)計(jì)　4.1　時(shí)序電路概述　4.2　雙穩(wěn)態(tài)觸發(fā)器——記憶元件    4.2.1　基本RS觸發(fā)器    4.2.2　鐘控D觸發(fā)器    4.2.3　主從JK觸發(fā)器    4.2.4　T觸發(fā)器  4.3　時(shí)序電路的描述方法    4.3.1　時(shí)序電路的三個(gè)重要方程    4.3.2　觸發(fā)器的激勵(lì)表、狀態(tài)表和狀態(tài)圖    4.3.3　時(shí)序波形圖描述    4.3.4　一般同步時(shí)序電路的狀態(tài)表與狀態(tài)圖  4.4　同步時(shí)序邏輯電路的分析    4.4.1  同步時(shí)序邏輯電路的分析方法    4.4.2　分析舉例  4.5　時(shí)序邏輯電路的設(shè)計(jì)    4.5.1  時(shí)序電路設(shè)計(jì)流程    4.5.2　形成原始狀態(tài)表或狀態(tài)圖    4.5.3　狀態(tài)化簡(jiǎn)    4.5.4　狀態(tài)編碼    4.5.5  同步時(shí)序邏輯電路設(shè)計(jì)舉例  4.6　常用的同步時(shí)序邏輯電路    4.6.1　鎖存器、寄存器和移位寄存器    4.6.2　計(jì)數(shù)器及其應(yīng)用  本章小結(jié)  練習(xí)與思考第5章　異步時(shí)序邏輯電路的分析與設(shè)計(jì)　5.1　異步時(shí)序邏輯電路的分析    5.1.1　脈沖異步電路的分析    5.1.2　電平異步電路的分析　5.2　異步時(shí)序邏輯電路的設(shè)計(jì)　本章小結(jié)　練習(xí)與思考第6章　可編程邏輯器件　6.1　半導(dǎo)體存儲(chǔ)器  　6.1.1　隨機(jī)讀／寫存儲(chǔ)器  　6.1.2　只讀存儲(chǔ)器　6.2　可編程邏輯器件(PLD)    6.2.1  PLD的電路結(jié)構(gòu)、分類及其表示方法    6.2.2  PLD的設(shè)計(jì)過程及主要優(yōu)點(diǎn)    6.2.3  可編程邏輯陣列(PLA)　　6.2.4  可編程陣列邏輯(PAL)　  6.2.5  通用陣列邏輯(GAL)　6.3　高密度可編程邏輯器件(HDPID)　  6.3.1　現(xiàn)場(chǎng)可編程門陣列(FPGA)　　6.3.2　可擦除的可編程邏輯器件(EPID)  　6.3.3  復(fù)雜可編程邏輯器件(CPID)　本章小結(jié)　練習(xí)與思考第7章　現(xiàn)代數(shù)字電路與系統(tǒng)編程技術(shù)　7.1　現(xiàn)代數(shù)字電路與系統(tǒng)編程設(shè)計(jì)概述　7.2　在系統(tǒng)編程(ISP)技術(shù)的發(fā)展    7.2.1  ISP技術(shù)的特點(diǎn)    7.2.2  ISP技術(shù)設(shè)計(jì)和制造的優(yōu)越性  7.3  ISP邏輯器件系列    7.3.1  ispLSI系列    7.3.2  全局布線區(qū)(GRP)和輸出布線區(qū)(ORP)    7.3.3  輸入／輸出單元(IOC)    7.3.4  通用邏輯塊(GIB)    7.3.5  時(shí)鐘分配網(wǎng)絡(luò)    7.3.6  ispGAL系列    7.3.7  ispGDS系列  7.4  在系統(tǒng)編程原理和方法  本章小結(jié)  練習(xí)與思考第8章  ABEL語言與系統(tǒng)開發(fā)平臺(tái)基礎(chǔ)  8.1  ABEL語言基礎(chǔ)    8.1.1  ABEL語言簡(jiǎn)介    8.1.2  ABEL語言的基本語法    8.1.3  ABEL語言程序的基本結(jié)構(gòu)    8.1.4  ABEL語言的基本邏輯電路設(shè)計(jì)  8.2  ispEXPERT系統(tǒng)軟件開發(fā)平臺(tái)基礎(chǔ)    8.2.1  ispEXPERT系統(tǒng)軟件使用  本章小結(jié)  練習(xí)與思考練習(xí)與思考參考答案　附錄一　常用數(shù)字集成電路引腳圖　附錄二　國(guó)產(chǎn)半導(dǎo)體集成電路型號(hào)命名法　附錄三　數(shù)字集成電路的使用規(guī)則　附錄四　常用數(shù)字集成電路查閱表參考文獻(xiàn)

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字邏輯 PDF格式下載

---