數(shù)字電路與邏輯設(shè)計(jì)

內(nèi)容概要

　　“數(shù)字電路與邏輯設(shè)計(jì)”作為計(jì)算機(jī)、電子工程等專業(yè)的基礎(chǔ)課程，其主要目的在于使學(xué)生掌握數(shù)字邏輯電路分析、設(shè)計(jì)的基本方法，具備使用邏輯構(gòu)件和可編程器件解決實(shí)際問(wèn)題的能力，為計(jì)算機(jī)系統(tǒng)、數(shù)字系統(tǒng)的分析、設(shè)計(jì)奠定堅(jiān)實(shí)的基礎(chǔ)。　　隨著數(shù)字技術(shù)的飛速發(fā)展，新理論、新技術(shù)及新產(chǎn)品不斷更新?lián)Q代。作為專業(yè)教材，本書(shū)以飛速發(fā)展的數(shù)字技術(shù)為背景，在完整闡述數(shù)字邏輯設(shè)計(jì)基本概念、分析設(shè)計(jì)方法的基礎(chǔ)上，還介紹了數(shù)字邏輯設(shè)計(jì)的發(fā)展方向，確保及時(shí)更新知識(shí)。本書(shū)注重系統(tǒng)性、簡(jiǎn)潔性、概念及設(shè)計(jì)方法的遞進(jìn)性，重在培養(yǎng)學(xué)生的實(shí)踐和創(chuàng)新能力。　　本教材分五部分，共十章。第一部分為數(shù)字邏輯基礎(chǔ)，包括數(shù)字與編碼、邏輯代數(shù)及其化簡(jiǎn)。第二部分為單元邏輯及邏輯電路基礎(chǔ)，包括門(mén)電路與觸發(fā)器、組合邏輯電路、時(shí)序邏輯電路及脈沖單元電路，介紹了組合邏輯的基本構(gòu)成，詳細(xì)闡述了組合邏輯電路的分析設(shè)計(jì)方法，并結(jié)合示例討論了組合邏輯設(shè)計(jì)的一般問(wèn)題；在時(shí)序邏輯部分介紹了時(shí)序邏輯的概念、基本模型、時(shí)序電路分析的一般方法，同步時(shí)序、異步時(shí)序設(shè)計(jì)的過(guò)程及相關(guān)問(wèn)題。第三部分介紹了數(shù)／模（D／A）、模／數(shù)（A／D）轉(zhuǎn)換及器件。第四部分為半導(dǎo)體存儲(chǔ)器和可編程器件，介紹了可編程器件與數(shù)字設(shè)計(jì)基礎(chǔ)、可編程陣列器件、硬件描述語(yǔ)言與其設(shè)計(jì)方法。第五部分結(jié)合實(shí)例闡述了數(shù)字系統(tǒng)在現(xiàn)代通信中的應(yīng)用。　　本教材對(duì)重點(diǎn)、難點(diǎn)作了詳細(xì)的講解，對(duì)數(shù)字電路與邏輯設(shè)計(jì)的新技術(shù)結(jié)合實(shí)例加以討論，使教材適應(yīng)現(xiàn)代技術(shù)的發(fā)展。與目前同類教材相比，本教材精簡(jiǎn)了部分內(nèi)容，刪掉了與先修課程重疊的部分，主線清晰，課時(shí)分配集中，設(shè)計(jì)方法優(yōu)良，內(nèi)容、結(jié)構(gòu)編排合理完整，概念推出簡(jiǎn)潔，重在培養(yǎng)學(xué)生實(shí)踐和創(chuàng)新能力。另一方面，本教材在編寫(xiě)過(guò)程中有意地使學(xué)生建立數(shù)字系統(tǒng)的整體概念，培養(yǎng)學(xué)生軟硬件結(jié)合的系統(tǒng)設(shè)計(jì)能力?！　”緯?shū)可作為高等院校計(jì)算機(jī)專業(yè)的教材；對(duì)計(jì)算機(jī)相近專業(yè)的學(xué)生，根據(jù)課程設(shè)置的需要，可選講部分章節(jié)的內(nèi)容。

書(shū)籍目錄

1　數(shù)制與編碼　1.1　概述　　1.1.1　模擬信號(hào)與數(shù)字信號(hào)　　1.1.2　數(shù)字系統(tǒng)　　1.1.3　數(shù)字電路的類型及其分析方法　1.2　數(shù)制及其轉(zhuǎn)換　　1.2.1　進(jìn)位計(jì)數(shù)制　　1.2.2　進(jìn)位制數(shù)的相互轉(zhuǎn)換　1.3　帶符號(hào)二進(jìn)制數(shù)的表示　　1.3.1　原碼　　1.3.2　反碼　　1.3.3　補(bǔ)碼　1.4　編碼　　1.4.1　二進(jìn)制編碼　　1.4.2　可靠性編碼　練習(xí)與思考2　邏輯代數(shù)及其化簡(jiǎn)　2.1　邏輯代數(shù)的基本概念　　2.1.1　幾個(gè)概念　　2.1.2　基本邏輯運(yùn)算　2.2　邏輯代數(shù)的基本公式及規(guī)則　　2.2.1　基本公式　　2.2.2　三個(gè)規(guī)則　2.3　邏輯函數(shù)的標(biāo)準(zhǔn)形式　2.4　邏輯函數(shù)的化簡(jiǎn)　　2.4.1　公式化簡(jiǎn)法　　2.4.2　或與式的化簡(jiǎn)　　2.4.3　卡諾圖法　　2.4.4*　多輸出函數(shù)的化簡(jiǎn)　練習(xí)與思考3　門(mén)電路與觸發(fā)器　3.1　數(shù)字集成電路的分類　　3.2　半導(dǎo)體器件的開(kāi)關(guān)特性　　3.2.1　半導(dǎo)體二極管的開(kāi)關(guān)特性　　3.2.2　半導(dǎo)體三極管的開(kāi)關(guān)特性　　3.2.3　MOS管的開(kāi)關(guān)特性　3.3　門(mén)電路　　3.3.1　分立元件門(mén)電路　　3.3.2　TTL門(mén)電路　　3.3.3　CMOS 門(mén)電路　　3.3.4　正負(fù)邏輯與接口問(wèn)題·　3.4　觸發(fā)器　　3.4.1　基本RS觸發(fā)器　　3.4.2　鐘控RS觸發(fā)器　　3.4.3　鐘控D觸發(fā)器　　3.4.4　鐘控JK觸發(fā)器　　3.4.5　鐘控T觸發(fā)器　　3.4.6　邊沿觸發(fā)器　　3.4.7　觸發(fā)器功能分類及相互之間的轉(zhuǎn)換　練習(xí)與思考4　組合邏輯電路　4.1　組合邏輯電路分析　　4.1.1　組合邏輯電路傳統(tǒng)分析方法　　4.1.2　全加器與全減器　　4.1.3　譯碼器　　4.1.4　編碼器　　4.1.5　多路選擇器／分配器　　4.1.6　數(shù)據(jù)比較器　　4.1.7　奇偶校驗(yàn)電路　4.2　組合電路的一般設(shè)計(jì)方法　　4.2.1　設(shè)計(jì)方法概述　　4.2.2　邏輯電路的變換　練習(xí)與思考5　時(shí)序邏輯電路　5.1　概述　5.2　同步時(shí)序邏輯電路分析　　5.2.1　同步時(shí)序邏輯電路分析流程圖　　5.2.2　同步時(shí)序邏輯電路分析方法　　5.2.3　同步計(jì)數(shù)器分析　　5.2.4　寄存器與移位寄存器　　5.2.5　偽隨機(jī)序列發(fā)生器　　5.2.6　順序脈沖信號(hào)發(fā)生器　5.3　異步時(shí)序邏輯電路分析　　5.3.1　異步時(shí)序邏輯電路的分析流程圖　　5.3.2　異步時(shí)序邏輯電路分析示例　　5.3.3　異步計(jì)數(shù)器分析　5.4　時(shí)序邏輯電路設(shè)計(jì)　　5.4.1　建立原始狀態(tài)圖和原始狀態(tài)表　　5.4.2　狀態(tài)化簡(jiǎn)　　5.4.3*　狀態(tài)編碼　　5.4.4　確定激勵(lì)函數(shù)、輸出函數(shù)及其邏輯電路圖　　5.4.5　同步時(shí)序邏輯電路設(shè)計(jì)舉例　　5.4.6　用中規(guī)模集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器的設(shè)計(jì)　練習(xí)與思考6　脈沖單元電路　6.1　脈沖信號(hào)與脈沖電路　　6.1.1　脈沖信號(hào)　　6.1.2　脈沖電路　6.2　集成門(mén)脈沖單元電路　　6.2.1　施密特觸發(fā)器　　6.2.2　單穩(wěn)態(tài)觸發(fā)器　　6.2.3　多諧振蕩器　6.3　555定時(shí)器及其應(yīng)用　　6.3.1　555定時(shí)器的電路結(jié)構(gòu)及功能　　6.3.2　555定時(shí)器構(gòu)成的施密特觸發(fā)器　　6.3.3　555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器　　6.3.4　555定時(shí)器構(gòu)成的多諧振蕩器　練習(xí)與思考7　數(shù)／模轉(zhuǎn)換器和模／數(shù)轉(zhuǎn)換器　7.1　概述　7.2　數(shù)／模轉(zhuǎn)換器（DAC）　　7.2.1　數(shù)／模轉(zhuǎn)換器的基本原理　　7.2.2　權(quán)電阻網(wǎng)絡(luò)數(shù)／模轉(zhuǎn)換器　　7.2.3　倒T形電阻網(wǎng)絡(luò)數(shù)／模轉(zhuǎn)換器　　7.2.4　單值電流型網(wǎng)絡(luò)數(shù)／模轉(zhuǎn)換器　　7.2.5　具有雙極性輸出的數(shù)／模轉(zhuǎn)換器　　7.2.6　數(shù)／模轉(zhuǎn)換器的轉(zhuǎn)換精度和轉(zhuǎn)換速度　7.3　模／數(shù)轉(zhuǎn)換器　　7.3.1　模／數(shù)轉(zhuǎn)換器的基本原理　　7.3.2　并聯(lián)比較型模／數(shù)轉(zhuǎn)換器　　7.3.3　逐次逼近型模／數(shù)轉(zhuǎn)換器　　7.3.4　雙積分型模／數(shù)轉(zhuǎn)換器　　7.3.5　模／數(shù)轉(zhuǎn)換器的轉(zhuǎn)換精度和轉(zhuǎn)換速度　練習(xí)與思考8　半導(dǎo)體存儲(chǔ)器　8.1　半導(dǎo)體存儲(chǔ)器的分類　8.2　隨機(jī)存取存儲(chǔ)器（RAM）　　8.2.1　RAM的基本結(jié)構(gòu)　　8.2.2　存儲(chǔ)單元　8.3　只讀存儲(chǔ)器（ROM）　　8.3.I　ROM的結(jié)構(gòu)及工作原理　　8.3.2　用ROM實(shí)現(xiàn)組合邏輯函數(shù)　8.4　半導(dǎo)體存儲(chǔ)器芯片　　8.4.1　靜態(tài)RAM存儲(chǔ)器芯片Intel 6116　　8.4.2　動(dòng)態(tài)RAM存儲(chǔ)器芯片Intel 2164A　　8.4.3　EPROM芯片Intel 2716　8.5　用存儲(chǔ)器芯片構(gòu)成半導(dǎo)體存儲(chǔ)器　　8.5.1　位擴(kuò)展　　8.5.2　字?jǐn)U展　練習(xí)與思考9　可編程器件　9.1　概述　9.2　可編程陣列邏輯（PAL）　　9.2.1　PAL的基本電路結(jié)構(gòu)　　9.2.2　PAL的輸出電路結(jié)構(gòu)及反饋形式　　9.2.3　應(yīng)用舉例　9.3　通用陣列邏輯（GAL）　　9.3.1　GAL電路結(jié)構(gòu)　　9.3.2　輸出邏輯宏單元（OLMC）　　9.3.3　GAL器件應(yīng)用及開(kāi)發(fā)工具　9.4　復(fù)雜可編程器件CPLD　　9.4.1　CPLD的基本結(jié)構(gòu)　　9.4.2　CPlD的組成和原理　9.5　現(xiàn)場(chǎng)可編程器件FPGA　　9.5.1　FPGA的工作原理簡(jiǎn)介　　9.5.2　FPGA的基本結(jié)構(gòu)　　9.5.3　FPGA編程數(shù)據(jù)的裝載　練習(xí)與思考10　數(shù)字系統(tǒng)在現(xiàn)代通信中的應(yīng)用　10.1　數(shù)字通信系統(tǒng)的組成及基本概念　10.2　模擬信號(hào)的數(shù)字傳輸　　10.2.1　取樣與取樣定理　　10.2.2　量化　　10.2.3　編碼　　10.2.4　PCM通信系統(tǒng)　　10.2.5　增量調(diào)制通信系統(tǒng)　10.3　多址通信技術(shù)　　10.3.1　頻分多址（FDMA）技術(shù)　　10.3.2　時(shí)分多址（TDMA）技術(shù)　　10.3.3　碼分多址（mMA）技術(shù)　10.4　數(shù)字調(diào)制技術(shù)　　10.4.1　數(shù)字調(diào)幅（ASK）　　10.4.2　數(shù)字調(diào)頻（FSK）　　10.4.3　數(shù)字調(diào)相（PSK）　10.5　數(shù)字通信系統(tǒng)中的檢錯(cuò)與糾錯(cuò)技術(shù)　　10.5.1　奇偶校驗(yàn)碼　　10.5.2　線性分組碼　10.6　混沌數(shù)字通信簡(jiǎn)介參考文獻(xiàn)

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字電路與邏輯設(shè)計(jì) PDF格式下載

---