數(shù)字電路與邏輯設(shè)計(jì)

前言

　　數(shù)字電路與邏輯設(shè)計(jì)課程是計(jì)算機(jī)專業(yè)、電子信息類專業(yè)以及主要應(yīng)用數(shù)字技術(shù)相關(guān)專業(yè)的技術(shù)基礎(chǔ)課程。數(shù)字邏輯是數(shù)字技術(shù)實(shí)踐的基礎(chǔ)，無論是設(shè)計(jì)集成電路器件還是制作整機(jī)設(shè)備，都必須具備邏輯設(shè)計(jì)和數(shù)字系統(tǒng)知識(shí)。它涉及了數(shù)字技術(shù)的基本原理、基本分析和設(shè)計(jì)方法，是工程實(shí)踐性很強(qiáng)的一門學(xué)科。　　為適應(yīng)電子技術(shù)的飛速發(fā)展，本教材以小規(guī)模集成電路為引導(dǎo)，增強(qiáng)了中、大規(guī)模集成電路的內(nèi)容論述和應(yīng)用舉例，反映了新器件、新技術(shù)的飛速發(fā)展。在內(nèi)容編排和選材上，著眼于加強(qiáng)學(xué)生基礎(chǔ)理論知識(shí)，培養(yǎng)學(xué)生分析問題和解決問題的工程實(shí)踐能力。通過學(xué)習(xí)，能使學(xué)生掌握數(shù)字電路的工作原理和分析方法，對(duì)常見的小、中、大規(guī)模集成電路能進(jìn)行分析、設(shè)計(jì)和應(yīng)用，并初步掌握數(shù)字系統(tǒng)的設(shè)計(jì)方法，為研究通用或?qū)Ｓ脭?shù)字系統(tǒng)、超大規(guī)模集成電路系統(tǒng)打好必要的基礎(chǔ)。在文字上，本教材力求做到深入淺出，簡(jiǎn)明通俗，故本教材也是一本有利于自學(xué)的讀本?！　”緯卜职苏?，第一章闡述數(shù)制和碼制；第二章介紹邏輯代數(shù)和邏輯函數(shù)的化簡(jiǎn)；第三章介紹門電路，重點(diǎn)放在TTL和CMOS兩種目前應(yīng)用最廣的數(shù)字集成電路；第四章講述組合邏輯電路的分析和設(shè)計(jì)方法。第五章介紹最基本的時(shí)序電路——觸發(fā)器，它也是構(gòu)成各種復(fù)雜數(shù)字系統(tǒng)的一種基本邏輯單元；第六章討論時(shí)序邏輯電路的分析和設(shè)計(jì)方法；第七章介紹可編程邏輯器件，新增了幾種新型的PLD器件；第八章講述用于產(chǎn)生矩形脈沖的各種電路。重點(diǎn)為第四章和六章。本書的每章中有例題，每章之后附有習(xí)題，以利于學(xué)生聯(lián)系實(shí)際，鞏固所學(xué)知識(shí)。　　在本書中，邏輯符號(hào)采用的是國標(biāo)符號(hào)。　　在編寫本書過程中，參考了一些已經(jīng)出版的教材和文獻(xiàn)，在此表示衷心感謝！　　由于編者水平有限，雖然本書作為教材已經(jīng)在相關(guān)的系及專業(yè)使用，并進(jìn)行過適當(dāng)?shù)男薷?，但錯(cuò)誤仍在所難免，熱忱希望使用本教材的師生和廣大讀者提出批評(píng)和改進(jìn)意見。

內(nèi)容概要

　　《數(shù)字電路與邏輯設(shè)計(jì)》簡(jiǎn)明、系統(tǒng)地介紹了數(shù)制和碼制、邏輯代數(shù)基礎(chǔ)、門電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、可編程邏輯器件PLD、脈沖波形的產(chǎn)生與變換等內(nèi)容?！稊?shù)字電路與邏輯設(shè)計(jì)》可供電子信息類專業(yè)的本科生使用；亦可供從事計(jì)算機(jī)、自動(dòng)化以及電子信息學(xué)科方面的生產(chǎn)、科研等有關(guān)人員參考。

書籍目錄

第一章 數(shù)制和碼制1.1 數(shù)制1.1.1 十進(jìn)制1.1.2 二進(jìn)制1.1.3 八進(jìn)制1.1.4 十六進(jìn)制1.1.5 二進(jìn)制與十進(jìn)制之間的相互轉(zhuǎn)換1.2 碼制1.2.1 帶符號(hào)的二進(jìn)制數(shù)的代碼1.2.2 十進(jìn)制數(shù)的常用代碼1.2.3 格雷碼1.2.4 字符編碼習(xí)題第二章 邏輯代數(shù)基礎(chǔ)2.1 邏輯變量和基本的邏輯運(yùn)算2.1.1 邏輯變量2.1.2 基本的邏輯運(yùn)算2.1.3 邏輯函數(shù)2.2 邏輯代數(shù)的基本公式2.2.1 邏輯代數(shù)的基本定律2.2.2 邏輯代數(shù)的基本定理2.3 邏輯函數(shù)的化簡(jiǎn)2.3.1 邏輯函數(shù)的公式化簡(jiǎn)法2.3.2 邏輯函數(shù)的圖形化簡(jiǎn)法2.3.3 邏輯函數(shù)的表格化簡(jiǎn)法2.3.4 具有無關(guān)項(xiàng)的邏輯函數(shù)的化簡(jiǎn)習(xí)題第三章 門電路3.1 概述3.2 半導(dǎo)體二極管、三極管和場(chǎng)效應(yīng)管的開關(guān)特性3.2.1 半導(dǎo)體二極管的開關(guān)特性3.2.2 半導(dǎo)體三極管的開關(guān)特性3.2.3 場(chǎng)效應(yīng)管的開關(guān)特性3.3 分立元件門電路3.3.1 二極管與門電路3.3.2 二極管或門電路3.3.3 非門電路3.4 集成電路門電路3.4.1 DTL門電路3.4.2 TTL門電路3.4.3 TTL集電極開路的門電路和三態(tài)輸出門電路3.4.4 各種TTL系列的主要性能參數(shù)和使用方法3.4.5 CMOs門電路習(xí)題第四章 組合邏輯電路4.1 組合邏輯電路的分析方法4.1.1 組合邏輯電路及其特點(diǎn)4.1.2 組合邏輯電路分析的任務(wù)和步驟4.2 組合邏輯電路的設(shè)計(jì)4.2.1 組合邏輯電路設(shè)計(jì)的任務(wù)和步驟4.2.2 不含無關(guān)項(xiàng)的組合邏輯電路的設(shè)計(jì)4.2.3 含有無關(guān)項(xiàng)的組合邏輯電路的設(shè)計(jì)4.2.4 有多個(gè)輸出變量的組合邏輯電路的設(shè)計(jì)4.3 半加器和全加器4.3.1 半加器4.3.2 全加器4.4 編碼器4.4.1 二進(jìn)制編碼器4.4.2 十進(jìn)制編碼器4.4.3 奇偶檢測(cè)電路4.5 譯碼器4.5.1 二進(jìn)制譯碼器4.5.2 數(shù)碼顯示器和譯碼驅(qū)動(dòng)電路4.6 數(shù)據(jù)選擇器和數(shù)據(jù)分配器4.6.1 數(shù)據(jù)選擇器4.6.2 數(shù)據(jù)分配器4.7 數(shù)值比較器4.7.1 數(shù)值比較器的功能4.7.2 數(shù)值比較器的使用方法習(xí)題第五章 觸發(fā)器5.1 基本觸發(fā)器5.1.1 由或非門組成的基本RS觸發(fā)器5.1.2 由與非門組成的基本RS觸發(fā)器5.2 同步觸發(fā)器的邏輯功能5.2.1 同步RS觸發(fā)器5.2.2 同步D觸發(fā)器5.2.3 同步JK觸發(fā)器5.2.4 同步T觸發(fā)器和同步T＇觸發(fā)器5.3 觸發(fā)器時(shí)鐘脈沖的觸發(fā)方式5.3.1 時(shí)鐘脈沖的電平觸發(fā)方式5.3.2 時(shí)鐘脈沖的邊沿觸發(fā)方式5.4 觸發(fā)器使用中需注意的問題5.4.1 觸發(fā)器的清除輸入端和預(yù)置輸入端5.4.2 觸發(fā)器的時(shí)間參數(shù)習(xí)題第六章 時(shí)序邏輯電路6.1 同步時(shí)序邏輯電路的分析和設(shè)計(jì)6.1.1 同步時(shí)序邏輯電路的分析6.1.2 同步時(shí)序邏輯電路的設(shè)計(jì)6.2 異步時(shí)序邏輯電路的分析和設(shè)計(jì)6.2.1 脈沖異步電路的分析和設(shè)計(jì)6.2.2 電位異步電路的分析和設(shè)計(jì)6.3 計(jì)數(shù)器6.3.1 異步計(jì)數(shù)器6.3.2 同步計(jì)數(shù)器6.3.3 集成計(jì)數(shù)器及其應(yīng)用6.4 寄存器和移位寄存器6.4.1 寄存器6.4.2 移位寄存器6.4.3 集成化的移位寄存器6.4.4 MOS動(dòng)態(tài)移位寄存器6.5 讀/寫存儲(chǔ)器（RAM）簡(jiǎn)介6.5.1 RAM的組成及工作原理6.5.2 RAM的存儲(chǔ)單元6.5.3 靜態(tài)RAM6116簡(jiǎn)介習(xí)題第七章 可編程邏輯器件PLD7.1 概述7.2 可編程只讀存儲(chǔ)器（PROM）7.2.1 固定ROM7.2.2 可編程ROM7.2.3 可擦可編程ROM7.3 可編程邏輯陣列（PLA）7.4 可編程陣列邏輯（PAL）7.4.1 PAL的基本結(jié)構(gòu)7.4.2 PAL的輸出結(jié)構(gòu)7.4.3 PAL型號(hào)7.5 通用陣列邏輯（GAL）7.5.1 GAL的結(jié)構(gòu)和原理7.5.2 以L的特點(diǎn)7.6 高密度可編程邏輯器件（HDPLD）7.6.1 陣列型HDPLD7.6.2 LatticepLSI/ispLS11106簡(jiǎn)介7.6.3 FPGA的原理和特點(diǎn)7.7 PLD開發(fā)過程簡(jiǎn)介習(xí)題第八章 脈沖波形的產(chǎn)生與變換8.1 555定時(shí)器8.1.1 555定時(shí)器的電路結(jié)構(gòu)8.1.2 555定時(shí)器的功能8.2 施密特觸發(fā)器8.2.1 由555定時(shí)器組成的施密特觸發(fā)器8.2.2 由MOS門組成的施密特觸發(fā)器8.2.3 施密特觸發(fā)器的應(yīng)用8.3 單穩(wěn)態(tài)觸發(fā)器8.3.1 由555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器8.3.2 集成單穩(wěn)態(tài)觸發(fā)器8.3.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用8.4 多諧振蕩器8.4.1 由555定時(shí)器組成的多諧振蕩器8.4.2 由兩個(gè)集成單穩(wěn)態(tài)觸發(fā)器組成的多諧振蕩器8.4.3 石英晶體多諧振蕩器習(xí)題參考文獻(xiàn)

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字電路與邏輯設(shè)計(jì) PDF格式下載

---