Verilog程序設(shè)計(jì)與EDA

內(nèi)容概要

劉靳和劉篤仁編著的《Verilog程序設(shè)計(jì)與EDA》除緒論外共分9章，主
要內(nèi)容包括：Verilog HDL的基本結(jié)構(gòu)與描述方式、Verilo HDL 的基本要素、Verilog
HDL的基本語(yǔ)句、組合電路設(shè)計(jì)、時(shí)序電路設(shè)計(jì)、仿 真測(cè)試程序設(shè)計(jì)、組
合電路設(shè)計(jì)實(shí)例、時(shí)序電路設(shè)計(jì)實(shí)例、EDA開(kāi)發(fā)軟件等。書(shū)中選用了相當(dāng)數(shù) 量的例題、實(shí)例， 便于讀者聯(lián)系實(shí)際，舉一反三，學(xué)習(xí)運(yùn)用。
《Verilog程序設(shè)計(jì)與EDA》可作為高等學(xué)校通信、電子工程、自動(dòng)控制 、工業(yè)自動(dòng)化、檢測(cè)技術(shù)及電子技術(shù)應(yīng)用
等相關(guān)電類專業(yè)本科和專科生Verilog HDL、EDA課程的教材和教學(xué)參考書(shū)， 也可作為相關(guān)工 程技術(shù)人員的學(xué)習(xí)參考書(shū)。

書(shū)籍目錄

緒論
 0.1 關(guān)于VerilogHDL
 0.2 關(guān)于EDA
第1章 VerilogHDL的基本結(jié)構(gòu)與描述方式
 1.1 基本結(jié)構(gòu)
 1.2 描述方式
 思考與習(xí)題
第2章 VerilogHDL的基本要素
 2.1 標(biāo)識(shí)符（identifier）
 2.2 格式與注釋
 2.3 數(shù)據(jù)
 2.4 數(shù)據(jù)類型
 2.5 操作符
 2.6 系統(tǒng)函數(shù)和系統(tǒng)任務(wù)
 2.7 編譯預(yù)處理指令
 思考與習(xí)題
第3章 VerilogHDL的基本語(yǔ)句
 3.1 賦值語(yǔ)句
 3.2 塊語(yǔ)句
 3.3 條件語(yǔ)句
 3.4 循環(huán)語(yǔ)句
 3.5 結(jié)構(gòu)說(shuō)明語(yǔ)句
 3.6 行為描述語(yǔ)句
 3.7 內(nèi)置門(mén)語(yǔ)句
 3.8 內(nèi)置開(kāi)關(guān)語(yǔ)句
 3.9 用戶定義原語(yǔ)UDP
 3.10 force強(qiáng)迫賦值語(yǔ)句
 3.11 specify延遲說(shuō)明塊
 3.12 關(guān)于verilog-2001新增的一些特性
 3.13 關(guān)于Verilog-2005
 思考與習(xí)題
第4章 組合電路設(shè)計(jì)
 4.1 簡(jiǎn)單組臺(tái)電路設(shè)計(jì)
 4.2 復(fù)雜組合電路設(shè)計(jì)
 思考與習(xí)題
第5章 時(shí)序電路設(shè)計(jì)
 5.1 簡(jiǎn)單時(shí)序電路設(shè)計(jì)
 5.2 復(fù)雜時(shí)序電路設(shè)計(jì)
 思考與習(xí)題
第6章 仿真測(cè)試程序設(shè)計(jì)
 6.1 用VerilogHDL設(shè)計(jì)仿真測(cè)試程序
 6.2 用ABEL-HDL設(shè)計(jì)仿真測(cè)試向量
 思考與習(xí)題
第7章 組合電路設(shè)計(jì)實(shí)例
 7.1 編碼器
 7.2 譯碼器
 7.3 數(shù)據(jù)選擇器
 7.4 數(shù)據(jù)分配器
 7.5 數(shù)值比較器
 思考與習(xí)題
第8章 時(shí)序電路設(shè)計(jì)實(shí)例
 8.1 序列檢測(cè)器
 8.2 脈沖分配器
 8.3 8路搶答器
 8.4 數(shù)字跑表
 8.5 交通燈控制系統(tǒng)
 8.6 以2遞增的變模計(jì)數(shù)器
 8.7 定時(shí)器的Verilog編程實(shí)現(xiàn)
 8.8 ATM信元的接收及空信元的檢測(cè)系統(tǒng)
 8.9 點(diǎn)陣漢字顯示系統(tǒng)
 思考與習(xí)題
第9章 EDA開(kāi)發(fā)軟件
 9.1 Xilinx公司的EDA開(kāi)發(fā)軟件
 9.2 Lattice公司的EDA開(kāi)發(fā)軟件
 思考與習(xí)題
附錄1 Verilog關(guān)鍵字
附錄2 Nexys3DDigilent技術(shù)支持
附錄3 Nexys3開(kāi)發(fā)板
參考文獻(xiàn)

編輯推薦

劉靳和劉篤仁編著的《Verilog程序設(shè)計(jì)與EDA》從初學(xué)者的角度出發(fā)，循序漸進(jìn)地介紹了Verilog HDL程序設(shè)計(jì)與EDA應(yīng)用，將基本概念、難點(diǎn)疑點(diǎn)分散到各章、各節(jié)，甚至貫穿于例題、實(shí)例的注釋中，以便讀者輕松學(xué)習(xí)，逐步消化。本書(shū)相關(guān)內(nèi)容來(lái)自教學(xué)與科研實(shí)踐，能使讀者快速掌握Verilog HDL語(yǔ)言的實(shí)質(zhì)，并能應(yīng)用其設(shè)計(jì)實(shí)現(xiàn)各種現(xiàn)代數(shù)字電路與系統(tǒng)。

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    Verilog程序設(shè)計(jì)與EDA PDF格式下載

---