數(shù)字邏輯與EDA設(shè)計(jì)

內(nèi)容概要

丁磊、馮永晉、張海笑主編的《數(shù)字邏輯與EDA設(shè)計(jì)》共分兩個(gè)部分：經(jīng)典篇與現(xiàn)代篇。經(jīng)典篇（第1～3章）主要介紹數(shù)字電路的基本概念和基礎(chǔ)知識(shí)以及組合與時(shí)序邏輯電路的分析和設(shè)計(jì)方法?，F(xiàn)代篇（第4～7章）介紹Verilog
HDL的基本語(yǔ)法以及基于Verilog HDL和EDA工具的數(shù)字電路的設(shè)計(jì)方法，其中第4 、5章介紹基本概念和Verilog
HDL語(yǔ)法，并給出了幾個(gè)例子的詳細(xì)設(shè)計(jì)流程，是設(shè)計(jì)的基礎(chǔ)；第6、7章介紹基本組合邏輯電路和時(shí)序電路的設(shè)計(jì)、綜合及驗(yàn)證方法，其中第7章的綜合例子由淺入深，嘗試引導(dǎo)讀者進(jìn)行實(shí)際應(yīng)用的設(shè)計(jì)。
《數(shù)字邏輯與EDA設(shè)計(jì)》可作為高等院校計(jì)算機(jī)、信息、自動(dòng)化、電子等專業(yè)本科生、研究生的教材，亦可供從事數(shù)字電路設(shè)計(jì)的工程人員使用。

書籍目錄

第1章  數(shù)字邏輯基礎(chǔ)
第2章  組合邏輯電路
第3章  時(shí)序邏輯電路
第4章  硬件描述語(yǔ)言Verilog HDL
第5章  基于EDA的數(shù)字邏輯電路設(shè)計(jì)基礎(chǔ)
第6章  基于EDA的組合電路設(shè)計(jì)、綜合及驗(yàn)證
第7章  基于EDA的時(shí)序電路設(shè)計(jì)、綜合及驗(yàn)證
參考文獻(xiàn)

編輯推薦

丁磊、馮永晉、張海笑主編的《數(shù)字邏輯與EDA設(shè)計(jì)》創(chuàng)新地將數(shù)字電子技術(shù)劃分成經(jīng)典篇與現(xiàn)代篇兩大部分，在介紹經(jīng)典數(shù)字電子技術(shù)的基本概念、分析及設(shè)計(jì)理論的前提下，以現(xiàn)代數(shù)字電子技術(shù)設(shè)計(jì)流程為主線，利用先進(jìn)的集成設(shè)計(jì)環(huán)境，對(duì)組合及時(shí)序等實(shí)用電路進(jìn)行綜合、簡(jiǎn)化和驗(yàn)證，通過(guò)大量完整實(shí)例描述了使用Verilog HDI，進(jìn)行超大規(guī)模集成電路設(shè)計(jì)的關(guān)鍵步驟以及設(shè)計(jì)驗(yàn)證方法等，旨在鼓勵(lì)讀者精通描述和驗(yàn)證他們的設(shè)計(jì)。

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字邏輯與EDA設(shè)計(jì) PDF格式下載

---