基于FPGA的現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)

內(nèi)容概要

　　《高等學(xué)校電子與通信工程類(lèi)專(zhuān)業(yè)十二五規(guī)劃教材：基于FPGA的現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)》以Xilinx公司FPGA的 開(kāi)發(fā)為重點(diǎn)，主要內(nèi)容包括現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)技術(shù)概述、基于原 理圖的設(shè)計(jì)、基于Verilog HDI。語(yǔ)言的設(shè)計(jì)、基于IP Core的設(shè)計(jì)、系統(tǒng)仿 真、可編程邏輯器件原 理、基于FPGA的系統(tǒng)級(jí)設(shè)計(jì)技術(shù)、在線邏輯分析技術(shù)和其它設(shè)計(jì)工具簡(jiǎn)介。本書(shū)內(nèi)容全面、新穎，注重基礎(chǔ)又兼顧前沿。編寫(xiě)風(fēng)格上盡量體現(xiàn)學(xué)生 易學(xué)、教師易教等特 點(diǎn)。書(shū)中涉及的例子具有典型性和實(shí)用性，大部分章后有實(shí)驗(yàn)項(xiàng)目供課程實(shí) 踐環(huán)節(jié)選做，附錄中 還有相關(guān)的設(shè)計(jì)課題供學(xué)生在課程設(shè)計(jì)時(shí)選用。本書(shū)可作為高等工科院校本、專(zhuān)科電子電 氣信息類(lèi)專(zhuān)業(yè)的教材及信息類(lèi)專(zhuān)業(yè)課程設(shè)計(jì)、綜合 設(shè)計(jì)的教學(xué)參考書(shū)，也可作為參加電子設(shè)計(jì)競(jìng)賽者和FPGA開(kāi)發(fā)應(yīng)用人員的自 學(xué)參考書(shū)。

書(shū)籍目錄

第1章 現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)技術(shù)概述1.1 概述1.1.1 可編程邏輯器件PLD概述1.1.2 電子設(shè)計(jì)自動(dòng)化技術(shù)概述1.2 現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)流程1.3 EDA軟件工具簡(jiǎn)介1.4 現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)的發(fā)展趨勢(shì)小結(jié)習(xí)題第2章 基于原理圖的設(shè)計(jì)2.1 XilinxISEFoundation介紹2.1.1 安裝ISEFoundation2.1.2 ISEFoundation界面2.1.3 ISEFoundation的集成工具2.2 基于原理圖的設(shè)計(jì)流程2.2.1 創(chuàng)建工程2.2.2 原理圖繪制2.2.3 邏輯綜合2.2.4 物理實(shí)現(xiàn)2.2.5 仿真驗(yàn)證2.2.6 硬件配置小結(jié)習(xí)題實(shí)驗(yàn)項(xiàng)目實(shí)驗(yàn)一七段譯碼原理電路的設(shè)計(jì)與仿真實(shí)驗(yàn)二二十五進(jìn)制計(jì)數(shù)器設(shè)計(jì)與仿真實(shí)驗(yàn)三排球比賽計(jì)分顯示系統(tǒng)設(shè)計(jì)與仿真第3章 基于VerilogHDL語(yǔ)言的設(shè)計(jì)3.1 VerilogHDL概述3.1.1 幾個(gè)簡(jiǎn)單的VerilogHDL例子3.1.2 VerilogHDL的基礎(chǔ)知識(shí)3.1.3 VerilogHDL的描述層次3.2 門(mén)級(jí)建模3.2.1 門(mén)的類(lèi)型3.2.2 實(shí)例數(shù)組（Array0fI tances）3.2.3 應(yīng)用舉例3.2.4 門(mén)延遲3.3 數(shù)據(jù)流建模3.3.1 連續(xù)賦值語(yǔ)句3.3.2 表達(dá)式、運(yùn)算符和操作數(shù)3.3.3 舉例3.4 行為級(jí)建模3.4.1 順序塊和并行塊語(yǔ)句3.4.2 條件語(yǔ)句3.4.3 循環(huán)語(yǔ)句3.4.4 賦值語(yǔ)句3.4.5 結(jié)構(gòu)化語(yǔ)句3.4.6 系統(tǒng)任務(wù)和函數(shù)3.4.7 編譯預(yù)處理命令3.4.8 有限狀態(tài)機(jī)設(shè)計(jì)3.5 VerilogHDL的可綜合設(shè)計(jì)3.6 Testbench文件與設(shè)計(jì)3.6.1 測(cè)試平臺(tái)的搭建3.6.2 Testbench文件設(shè)計(jì)3.7 VerilogHDL在ISE軟件中設(shè)計(jì)示例小結(jié)習(xí)題實(shí)驗(yàn)項(xiàng)目實(shí)驗(yàn)一七段數(shù)碼顯示譯碼器設(shè)計(jì)實(shí)驗(yàn)二含異步清零和同步使能的四位加法計(jì)數(shù)器實(shí)驗(yàn)三桶形移位器（BarrelShifter）設(shè)計(jì)實(shí)驗(yàn)四用狀態(tài)機(jī)實(shí)現(xiàn)序列檢測(cè)器的設(shè)計(jì)實(shí)驗(yàn)五循環(huán)冗余校驗(yàn)（cRC）模塊設(shè)計(jì)第4章 基于IPCore的設(shè)計(jì)4.1 IP模塊的種類(lèi)與應(yīng)用4.2 IPCore的選擇與復(fù)用4.2.1 IPCore的選擇4.2.2 IPCore的復(fù)用4.3 IPCore生成工具簡(jiǎn)介4.4 常用IPCore的設(shè)計(jì)4.4.1 可逆計(jì)數(shù)器的設(shè)計(jì)4.4.2 存儲(chǔ)器的設(shè)計(jì)4.4.3 時(shí)鐘的設(shè)計(jì)小結(jié)習(xí)題實(shí)驗(yàn)項(xiàng)目實(shí)驗(yàn)一計(jì)數(shù)器的設(shè)計(jì)實(shí)驗(yàn)二正弦波形發(fā)生器的設(shè)計(jì)實(shí)驗(yàn)三雙口RAM的設(shè)計(jì)第5章 系統(tǒng)仿真5.1 ModelSim軟件的安裝及簡(jiǎn)介5.1.1 ModelSim軟件的安裝5.1.2 ModelSim窗口簡(jiǎn)介5.1.3 ModelSim的使用方式5.2 在ISE中調(diào)用ModelSim5.2.1 建立仿真環(huán)境5.2.2 在ISE中調(diào)用：ModelSim實(shí)現(xiàn)功能仿真5.2.3 在ISE中調(diào)用.ModelSim實(shí)現(xiàn)時(shí)序仿真5.3 在ModelSim中進(jìn)行仿真5.4 基于IPCore的FIFO仿真實(shí)例5.4.1 建立FIFOIPCore的源文件5.4.2 建立Testbench文件5.4.3 在ModelSim中進(jìn)行仿真小結(jié)習(xí)題實(shí)驗(yàn)項(xiàng)目實(shí)驗(yàn)一數(shù)控分頻器設(shè)計(jì)與仿真實(shí)驗(yàn)二8位十進(jìn)制頻率計(jì)設(shè)計(jì)第6章 可編程邏輯器件原理6.1 可編程邏輯器件的分類(lèi)及特點(diǎn)6.2 復(fù)雜可編程邏輯器件CPLD6.2.1 簡(jiǎn)單低密度PLD的原理6.2.2 CPLD的結(jié)構(gòu)和工作原理6.3 現(xiàn)場(chǎng)可編程門(mén)陣列FPGA6.3.1 TPGA的基本結(jié)構(gòu)6.3.2 基于查找表的FPGA的結(jié)構(gòu)和工作原理6.4 FPGA的配置6.4.1 FPGA在系統(tǒng)可配置原理6.4.2 FPGA配置方式6.4.3 配置流程6.5 可編程邏輯器件的選用6.6 Xilinx器件命名6.6.1 CPLD器件命名6.6.2 FPGA器件命名小結(jié)習(xí)題第7章 基于FPGA的系統(tǒng)級(jí)設(shè)計(jì)技術(shù)7.1 基于FPGA的嵌入式開(kāi)發(fā)技術(shù)7.1.1 嵌入式系統(tǒng)與SOPC技術(shù)7.1.2 基于SOPC的嵌入式系統(tǒng)開(kāi)發(fā)流程7.2 MicroBlaze嵌入式處理器7.3 嵌入式開(kāi)發(fā)套件EDK7.3.1 EDK的組成7.3.2 EDK的任務(wù)流程、工具模塊與工程管理7.3.3 EDK的使用7.4 在SOPC系統(tǒng)中添加定制外設(shè)IPCore7.5 XilinxDSP設(shè)計(jì)平臺(tái)7.5.1 FPGA實(shí)現(xiàn)DSP的特點(diǎn)7.5.2 FPGA的DSP硬件資源7.5.3 FPGA實(shí)現(xiàn)DSP的軟件工具7.5.4 DSPTools軟件7.6 FIR濾波器設(shè)計(jì)7.6.1 產(chǎn)生FIR濾波器的系數(shù)7.6.2 輸入FIR濾波器模塊7.6.3 FIR濾波器模型設(shè)計(jì)7.6.4 在Simulink中仿真.FIR濾波器7.6.5 完善：FIR濾波器設(shè)計(jì)小結(jié)習(xí)題實(shí)驗(yàn)項(xiàng)目實(shí)驗(yàn)一利用BSB向?qū)?gòu)建嵌入式基本系統(tǒng)實(shí)驗(yàn)二基于SOPC的流水燈設(shè)計(jì)實(shí)驗(yàn)三創(chuàng)建一個(gè)12＆times;8的乘法累加器實(shí)驗(yàn)四FIR濾波器設(shè)計(jì)第8章 在線邏輯分析技術(shù)8.1 JTAG邊界掃描測(cè)試8.2 在線邏輯分析儀ChipScopePro概述8.3 在線邏輯分析儀ChipScopePro的使用小結(jié)實(shí)驗(yàn)項(xiàng)目實(shí)驗(yàn)一移位相加八位硬件乘法器電路設(shè)計(jì)實(shí)驗(yàn)二DDS設(shè)計(jì)第9章 其它設(shè)計(jì)工具簡(jiǎn)介9.1 Synplicity公司的SynplifyPro9.2 Aldec公司的ActiveHDL9.3 MentorGraphics公司的FPGAAdvantage小結(jié)附錄附錄1 Spartan-3EStarterKitBoard介紹附錄2 參考課題課題一數(shù)字式競(jìng)賽搶答器課題二數(shù)字鐘課題三數(shù)字頻率計(jì)課題四拔河游戲機(jī)課題五乒乓球比賽游戲機(jī)課題六交通信號(hào)燈控制器課題七電子密碼鎖課題八彩燈控制器課題九脈沖按鍵電話顯示器課題十簡(jiǎn)易電子琴課題十一出租車(chē)自動(dòng)計(jì)費(fèi)器課題十二洗衣機(jī)控制器課題十三DDS波形發(fā)生器課題十四簡(jiǎn)單的時(shí)分復(fù)用系統(tǒng)課題十五異步串口通信課題十六64K數(shù)據(jù)適配器設(shè)計(jì)課題十七簡(jiǎn)化LAPS協(xié)議實(shí)現(xiàn)課題十八直接序列擴(kuò)頻通信系統(tǒng)課題十九設(shè)計(jì)一個(gè)MACFIR濾波器課題二十直接型數(shù)字下變頻器參考文獻(xiàn)

編輯推薦

　　通過(guò)《高等學(xué)校電子與通信工程類(lèi)專(zhuān)業(yè)十二五規(guī)劃教材：基于FPGA的現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)》的學(xué)習(xí)，讀者能夠熟練掌握Xilinx公司的ISE開(kāi)發(fā)軟件和VerilogHDL語(yǔ)言，了解Xilinx公司的主流FPGA及其硬件特點(diǎn)，具備自主選擇適當(dāng)?shù)腇PGA器件及使用ISE軟件進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)和調(diào)試的能力。本書(shū)圖文并茂，突出了教材的實(shí)用性和代表性，大部分章節(jié)后安排有大量的設(shè)計(jì)實(shí)例和習(xí)題，在重要的章后還有相關(guān)的實(shí)驗(yàn)項(xiàng)目供課程實(shí)踐環(huán)節(jié)選做，附錄中提供了相關(guān)的設(shè)計(jì)課題供學(xué)生在課程設(shè)計(jì)時(shí)選用。

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    基于FPGA的現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì) PDF格式下載

---