數(shù)字電路與邏輯設(shè)計(jì)

內(nèi)容概要

　　《高等學(xué)校信息工程類專業(yè)規(guī)劃教材：數(shù)字電路與邏輯設(shè)計(jì)》系統(tǒng)地介紹了數(shù)字邏輯電路的分析與設(shè)計(jì)方法、常用集成數(shù)字邏輯電路的功能和應(yīng)用。主要內(nèi)容包括：邏輯代數(shù)基礎(chǔ)、組合邏輯電路、常用組合邏輯電路及MSI組合電路模塊的應(yīng)用、時(shí)序邏輯電路、常用時(shí)序邏輯電路及MSI時(shí)序電路模塊的應(yīng)用、可編程邏輯器件、VHDL語言與數(shù)字電路設(shè)計(jì)、數(shù)/模和模/數(shù)轉(zhuǎn)換、脈沖信號的產(chǎn)生與整形等?！陡叩葘W(xué)校信息工程類專業(yè)規(guī)劃教材：數(shù)字電路與邏輯設(shè)計(jì)》側(cè)重基本概念、基本方法和實(shí)際應(yīng)用的講述，可作為高等學(xué)校電氣信息類有關(guān)專業(yè)的教材，也可作為工程技術(shù)人員的學(xué)習(xí)和參考書。

書籍目錄

第1章 邏輯代數(shù)基礎(chǔ)1.1 概述1.1.1 數(shù)字量和模擬量1.1.2 數(shù)制與代碼1.2 邏輯代數(shù)的基本運(yùn)算和門電路1.2.1 邏輯代數(shù)的基本運(yùn)算1.2.2 門電路1.3 邏輯代數(shù)的公式和規(guī)則1.3.1 基本公式1.3.2 常用公式1.3.3 三個(gè)規(guī)則1.4 邏輯函數(shù)常用的描述方法及相互間的轉(zhuǎn)換1.4.1 邏輯函數(shù)常用的描述方法1.4.2 不同描述方法之間的轉(zhuǎn)換1.5 輯函數(shù)的化簡1.5.1 公式法化簡1.5.2 卡諾圖法化簡1.5.3 帶無關(guān)項(xiàng)邏輯函數(shù)的化簡習(xí)題第2章 組合邏輯電路2.1 集成門電路2.1.1 TTL門電路2.1.2 CMOS門電路2.1.3 數(shù)字集成電路的品種類型2.1.4 數(shù)字集成電路的性能參數(shù)和使用2.2 組合邏輯電路2.2.1 組合邏輯電路的特點(diǎn)2.2.2 組合邏輯電路的分析2.2.3 組合邏輯電路的設(shè)計(jì)2.3 組合邏輯電路中的競爭和冒險(xiǎn)習(xí)題第3章 常用組合邏輯電路及MSI組合電路模塊的應(yīng)用3.1 編碼器和譯碼器3.1.1 編碼器3.1.2 譯碼器3.2 加法器和比較器3.2.1 加法器3.2.2 比較器3.3 數(shù)據(jù)選擇器和數(shù)據(jù)分配器3.3.1 數(shù)據(jù)選擇器3.3.2 數(shù)據(jù)分配器習(xí)題第4章 時(shí)序邏輯電路4.1 時(shí)序邏輯電路的結(jié)構(gòu)和特點(diǎn)4.2 觸發(fā)器4.2.1 觸發(fā)器的電路結(jié)構(gòu)和動作特點(diǎn)4.2.2 觸發(fā)器的邏輯功能和分類4.2.3 不同邏輯功能觸發(fā)器間的轉(zhuǎn)換4.3 時(shí)序邏輯電路的分析4.3.1 同步時(shí)序邏輯電路的分析4.3.2 異步時(shí)序邏輯電路的分析4.4 時(shí)序邏輯電路的設(shè)計(jì)4.4.1 同步時(shí)序邏輯電路的設(shè)計(jì)4.4.2 異步時(shí)序邏輯電路的設(shè)計(jì)習(xí)題第5章 常用時(shí)序邏輯電路及MSI時(shí)序電路模塊的應(yīng)用5.1 計(jì)數(shù)器5.1.1 同步計(jì)數(shù)器5.1.2 異步計(jì)數(shù)器5.1.3 MSI計(jì)數(shù)器模塊及應(yīng)用5.2 寄存器5.2.1 基本寄存器5.2.2 移位寄存器5.2.3 MSI寄存器模塊及應(yīng)用5.3 移位寄存器型計(jì)數(shù)器習(xí)題第6章 可編程邏輯器件6.1 概述6.2 簡單可編程邏輯器件（SPLD）6.2.1 PROM器件6.2.2 FLA器件6.2.3 PAL器件6.3 復(fù)雜可編程邏輯器件（CPLD）6.4 現(xiàn)場可編程邏輯器件（FPGA）6.4.1 FPGA器件和CPLD器件的對比6.4.2 FPGA器件的特征6.4.3 基于SRAM技術(shù)的FPGA結(jié)構(gòu)特點(diǎn)習(xí)題第7章 VHDL語言與數(shù)字電路設(shè)計(jì)7.1 電子設(shè)計(jì)自動化（EDA）技術(shù)的發(fā)展7.2 硬件描述語言對數(shù)字系統(tǒng)的描述7.3 基于硬件描述語言的數(shù)字電路設(shè)計(jì)流程7.4 VHDL語言的基本文法7.4.1 基本語言要素7.4.2 數(shù)據(jù)流模型中的并行語句7.4.3 行為模型中的串行語句7.4.4 結(jié)構(gòu)化模型的描述語句7.5 VHDL語言對基本電路行為的描述方法7.6 VHDL語言對復(fù)雜電路行為的描述方法習(xí)題第8章 數(shù)/模和模/數(shù)轉(zhuǎn)換8.1 概述8.2 D/A轉(zhuǎn)換器8.2.1 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器8.2.2 倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器8.2.3 權(quán)電流型D/A轉(zhuǎn)換器8.2.4 D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)8.3 A/D轉(zhuǎn)換器8.3.1 A/D轉(zhuǎn)換器的基本工作原理8.3.2 A/D轉(zhuǎn)換器的主要電路形式8.3.3 A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)習(xí)題第9章 脈沖信號的產(chǎn)生與整形9.1 概述9.2 555定時(shí)器9.2.1 555定時(shí)器的電路組成9.2.2 555定時(shí)器的工作原理與邏輯功能9.3 施密特觸發(fā)器9.3.1 施密特觸發(fā)器的特性和符號9.3.2 用555定時(shí)器構(gòu)成施密特觸發(fā)器的方法9.3.3 施密特觸發(fā)器應(yīng)用舉例9.4 單穩(wěn)態(tài)觸發(fā)器9.4.1 單穩(wěn)態(tài)觸發(fā)器的特性和符號9.4.2 用555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器的方法9.4.3 單穩(wěn)態(tài)觸發(fā)器應(yīng)用舉例9.5 多諧振蕩器9.5.1 多諧振蕩器的工作原理9.5.2 石英晶體多諧振蕩器9.5.3 用555定時(shí)器構(gòu)成多諧振蕩器的方法習(xí)題參考文獻(xiàn)

章節(jié)摘錄

第1章　邏輯代數(shù)基礎(chǔ)本章介紹分析和設(shè)計(jì)數(shù)字邏輯電路的基本數(shù)學(xué)工具一一邏輯代數(shù)，內(nèi)容包括邏輯代數(shù)的基本概念、公式和定理，邏輯函數(shù)的描述方法及化簡方法等，同時(shí)介紹了數(shù)字量和模擬量的基本概念以及常用的數(shù)制與代碼。1.1　概述1.1.1　數(shù)字量和模擬量在自然界中，存在著各種各樣的物理量，這些物理量可以分為兩大類：數(shù)字量和模擬量。數(shù)字量是指離散變化的物理量，模擬量則是指連續(xù)變化的物理量。處理數(shù)字信號的電路稱為數(shù)字電路，處理模擬信號的電路稱為模擬電路。同模擬信號相比，數(shù)字信號具有傳輸可靠、易于存儲、抗干擾能力強(qiáng)、穩(wěn)定性好等優(yōu)點(diǎn)。因此，數(shù)字電路獲得了越來越廣泛的應(yīng)用。1.1.2　數(shù)制與代碼1.數(shù)制表示數(shù)碼中每一位的構(gòu)成及進(jìn)位的規(guī)則稱為進(jìn)位計(jì)數(shù)制，簡稱數(shù)制（Number System）。一種數(shù)制中允許使用的數(shù)碼個(gè)數(shù)稱為該數(shù)制的基數(shù)。常用的進(jìn)位計(jì)數(shù)制有十進(jìn)制、二進(jìn)制、八進(jìn)制和十六進(jìn)制。

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字電路與邏輯設(shè)計(jì) PDF格式下載

---